嵌入式电容层析成像系统的成像加速方法研究

摘要

为了提高嵌入式系统设计中电容层析成像(ECT)的图像重构速度，研究了一种针对进阶精简指令集机器加上现场可编程门阵列(ARM+FPGA)硬件架构的图像重构算法加速技术。针对广泛应用且鲁棒的Landweber迭代算法(ILA),首先分析算法结构，然后基于FPGA的流水线特点，改进ILA涉及的循环结构，从而达到加速的效果。同时，针对ARM+FPGA架构的特点，讨论了ARM核与FPGA核各自的任务分配方式，进一步优化了算法速度。为了验证算法的有效性，分别在使用MATLAB编程和使用提出的加速方法搭建的ZYNQ平台进行了图像重构实验，从图像重构耗时、图像相对误差和图像相关系数3个指标论证提出方法的有效性。实验结果显示，使用搭建的ZYNQ平台进行Landweber算法成像时，每个图像的运行时间比使用MATLAB编程的运行时间减少了30%～40%。该研究在保持重构精度的同时有效提升了迭代算法的速度，对于ECT系统的硬件加速具有一定适用性。

关键词

电容层析成像 / 图像重构算法 / 硬件加速 / 嵌入式系统

基金资助

国家自然科学基金资助项目(52177009); 四川省自然科学基金资助项目(2023NSFSC1426); 四川大学中央高校基本科研业务费项目(2023SCU12007)