基于Cortex-M4内核的AES-128-CTR算法汇编优化

摘要

随着物联网的快速发展,嵌入式硬件产品在保障数据安全方面面临极大挑战. AES (Advanced Encryption Standard)算法在数据加解密领域具有抗攻击性强、运算速度大以及分组长度灵活等优点.由于嵌入式微控制器不具有针对AES加密的扩展指令集,因此该算法的运行速度在微控制器平台上的表现远不如通用CPU (Central Processing Unit).为了解决这个问题,在基于Cortex-M4内核指令集的微控制器平台上,使用汇编语言提高了AES算法在CTR (Counter)模式下的运行速度.结合该内核特有的桶形移位器和三级流水线等特点优化算法的轮变换,缩减算法运行时所需的指令周期数.在FRDM-K82F开发板上的测试表明,该优化算法的运行效率高于C语言实现代码的运行效率,同时比基于协处理器所实现的硬件AES加密在成本和功耗方面更具有优势.

关键词

汇编优化 / AES / Cortex-M4