

一种基于可编程逻辑器件的多功能信号源设计

林智慧[†], 何颖

(西安思源学院 电子信息工程学院, 陕西 西安 710038)

摘要:为适应不同应用场景下对多种信号类型和特性的需求改变,设计一种基于可编程逻辑器件的多功能信号源,以解决通信信号输出过程存在偏差问题。基于可编程逻辑器件进行多功能信号源的电路排布,采用巴特沃斯低通滤波器对信号噪声进行处理,确定波形优化指标,利用数字频率合成技术进行信号波形优化,设计顶层逻辑模块布局。对设计的多功能信号源进行性能测试,结果表明:在改变载波频率和调制度的情况下,设计的多功能信号源在传输过程中输出的信号频谱和解调波形的偏置精度,均优于传统的信号源。

关键词:可编程逻辑器件;多功能信号源;顶层逻辑;波形优化

中图分类号:TP92

文献标识码:A

Design of A Multifunctional Signal Source Based on Programmable Logic Devices

LIN Zhihui[†], HE Ying

(School of Electronic and Information Engineering, Xi'an Siyuan University, Xi'an, Shaanxi 710038, China)

Abstract: The changing requirements for different signal types and characteristics in different application scenarios result in deviations in the communication signal output process. Therefore, a multifunctional signal source based on programmable logic devices is designed. The circuit layout of a multifunctional signal source is based on programmable logic devices, and the signal noise is processed using a Butterworth low-pass filter to determine waveform optimization indicators. The signal waveform is optimized using digital frequency synthesis technology, and the top-level logic module layout is designed. The performance test of the designed multifunctional signal source shows that the bias accuracy of the signal spectrum and demodulation waveform output by the designed multifunctional signal source during transmission is better than that of traditional signal sources when changing the carrier frequency and modulation level.

Key words: programmable logic devices; multifunctional signal source; top-level logic; waveform optimization

随着电子技术的快速发展,具有输出频率范围宽、频率分辨率高、输出电压范围宽、可选择单电源或双电源供电以及具备自动测试功能等特点的多功能信号源应运而生^[1,2]。FPGA是一种大规模可编程逻辑器件,由片内资源和片外扩展资源组成,具有高度灵活的结构和强大的功能。可以在线修改、配置和重写逻辑电路^[3]。其内部集成了大量的

可编程元件,故其具有强大的功能,能够实现复杂的逻辑控制及复杂的综合控制功能。同时,由于可编程逻辑器件具有电路设计灵活、逻辑功能强大、集成度高等优点,因此本文采用FPGA来实现信号源的设计。在FPGA中进行频率合成和D/A转换的逻辑设计时,为了提高速度和精度,采用了一种改进的直接数字频率合成技术(DDS)^[4,5]。在

收稿日期:2023-11-20

基金项目:陕西省教育科学“十四五”规划2021年度课题(SGH21Y0322);西安思源学院重点科研项目(XASYZD-B2206)

作者简介:林智慧(1980—),女,辽宁沈阳人,硕士,副教授,研究方向:电子通信技术。

[†]通信联系人, E-mail: moxuan3050@163.com

FPGA 内部完成对 D/A 转换电路的设计,利用硬件描述语言 Verilog HDL 完成对 D/A 转换电路的设计和时序仿真^[6],然后在 FPGA 内利用 Verilog HD 完成对 D/A 转换电路设计。

1 基于可编程逻辑器件的多功能信号源设计

1.1 基于可编程逻辑器件的电路排布

在 FPGA 电路中,为实现信号源的功能,需要将信号源的硬件电路进行排布。信号源的硬件电路主要包括数字控制电路、模拟控制电路和电源电路三大部分。将可编程逻辑器件(FPGA)应用到信号源的设计中,能极大地提高设计效率^[7]。构成一种多功能信号源,其硬件电路结构如图 1 所示。




图 1 硬件电路接口示意图

在以上的硬件电路接口设计中,与传统的设计方案相比,FPGA 在设计中可灵活配置不同功能模块,可实现多种功能,如可实现频率控制、输出控制、波形显示等,并且能够在同一芯片上同时实现多个功能^[8,9]。根据实际需求,可以将 FPGA 分为 3 个不同的工作状态,即空闲状态、工作状态和在线状态。在每个工作状态下,FPGA 各部分电路的设计都有所不同。

1.2 信号波形优化

在本文的信号源设计中,波形产生优化采用的是数字频率合成技术,设计的信号源输出频率范围为 0.1~3 GHz,可满足各种测试系统的要求,但由于直接输出数字信号,其频率分辨率较低,在信号

产生过程中存在一定的噪声干扰^[10-12]。为提高输出信号的质量,必须对信号波形进行优化,降低噪声干扰。数字频率合成技术流程如图 2 所示。




图 2 数字频率合成技术流程

在以上的技术流程中,理论上的正弦波信号表示为:

$$s(t) = A \sin(2\pi ft + \varphi) \quad (1)$$

上式中, A 表示信号波形的振幅; φ 为初始相位; f 为频率; t 为周期。根据设计要求,可实现的波形优化指标如下。

- (1) 频率范围: 输出频率范围 0.1~3 GHz。
- (2) 频率分辨率: $\leq 0.01\%$ Hz。
- (3) 电压范围: 0~20 V。
- (4) 波形失真度: $\leq 0.5\%$ RMS。

将上述优化指标结合信号源的实际应用要求,可得本系统信号波形优化指标如表 1 所示。在频率范围 0.1~3 GHz 范围内,波形失真度 $\leq 0.5\%$ RMS,在电压范围 0~20V 的范围内,波形失真度 $\leq 0.5\%$ RMS。由表 1 可知,本系统的信号波形优化指标满足设计要求,且较好地实现了对输出信号的波形优化^[13,14]。同时,为了避免数字电路直接输出数字信号所带来的噪声干扰问题,可以采用巴特沃斯低通滤波器对数字电路产生的噪声进行处理。

1.3 顶层逻辑设计

本信号源软件部分采用 Verilog HDL 语言设计,自顶向下进行逻辑的模块化设计。顶层模块包括时间管理模块、PLL 模块、寄存器写入逻辑模块、参数转换模块、以太网接口模块、AD 转换模块和波形显示模块。顶层逻辑设计如图 3 所示。

时间管理模块接收 FPGA 中的时钟信号,产生频率控制信号,经过 PLL 后产生正弦波输入到频率产生模块产生正弦波;相位补偿模块主要对输出信号进行相位补偿,以改善输出信号的质量;AD 转换模块将 FPGA 中的数据转换为模拟信号

后输入到波形显示模块中。




图3 顶层逻辑设计

在频率产生功能中,每个时钟周期内 FPGA 中的时钟信号分别控制了三个通道的频率控制字 (FCC) 的输出。当在其中一个时钟周期内,只有一个通道输出正弦波时,则此时该通道上的时钟信号 FCC 为 1,那么在下一个周期内,该通道上的时钟信号 FCC 也只有 1^[15]。这种情况下,即使不改变输出波形质量,也可通过增加 FCC 来改变输出波形质量。在本设计中采用这种设计方案。在相位补偿功能中,每个时钟周期内 FPGA 中的相位补偿信号分别控制了三个通道的相位补偿量,当一个通道输出正弦波时,则将正弦波电压与给定值比较,产生相应的补偿量;当两个通道输出正弦波时,则分别将两个通道的相位差进行比较,产生相应的补偿量;当三个通道均输出正弦波时,则对三个通道进行相位差比较,产生相应的补偿量。在 AD 转换功能中,每个时钟周期内 FPGA 中的 AD 转换模块分别控制了三个通道的 AD 转换量。当一个通道 AD 值为 0 时,则将该点位置为 0;当两个通道 AD 值均为 1 时,则将该点位置为 1。至此完成基于可编程逻辑器件的多功能信号源设计。

2 性能测试

2.1 测试平台设计

完成本文测试需要联合硬件及软件,主要包含时钟转换、波形检测显示、信号调制分析处理部分。输入的信号经过频率调整、过滤处理后再进行数字化、基带信号转变等过程,具体的系统测试平台组合如图 4 所示。

通过对解调分析器进行各项参数设定,如调制方式比例、输入输出频率等来完成本次实验,以实

验输出信号的性能表现来决定测试平台的品质。




图4 测试平台

2.2 测试接口参数设置

对数据及信号源处理设定,利用信号速率来控制输出变量,经过系统设计的平台处理后输出指定的信号源和数据链信息,更能直观地完成控制操作,对应的上位机通信接口参数设置如表 1 所示:

表 1 通信接口参数定义

	45-36bit	35-26bit	25-0bit	含义
00	00	0	000000	复位
01	00	0	FCW1	定频信号
02	00	0	FCW2	定频信号
03	01	RANGE1	FCW3	定频信号
04	02	RANGE2	FCW4	定频信号
05	00	RANGE3	RATE1	定频信号
06	01	N1	RATE2	扩频信号
07	02	N2	RATE3	扩频信号
08	00	0	RATE4	跳频信号
09	frame	addr	00	呼叫报文
10	frame	addr	02	应答报文
11	frame	addr	03	报告报文

表中包含了复位状态、定频扩频信号及相应的报文,也可进行反向设置及操作,更为便捷。

2.3 实验结果对比

通过设置系统定频信号的频率、幅度、数据速率,在不同调制深度下的性能,用偏置精度来衡量:

$$\Delta f_1 = \frac{f_{m1} - f_0}{1} \quad (2)$$

$$\Delta f_2 = \frac{f_{m2} - f_0}{1} \quad (3)$$

式中: $f_0 = 225 \text{ MHz}$

实验中调制度设置为三个等级,分别为 10%、15%、25%,与传统信号设计结果(超低温宽带高超声噪比噪声源的设计与测量)对比,实验结果如图 5 所示。




图 5 调制度 10%AM 定频信号解调波形

由图 5、图 6 可以看出本文设计的基于可编程逻辑器件的多功能信号源调制后的波形为标准正弦波形,传统的信号设计在周期及幅度上均有偏移,稳定性较低;。过计算,本文信号源的 Δf_1 和传统信号源的 Δf_1 分别为 0.13 和 0.34, Δf_2 的值分别为 0.22 和 0.31。频谱曲线峰值幅度降低,综合性能较差,无法满足需求。

图 7 中分别描述了同为 15%调制度下定频信号的解调波形,虽然波形均呈现标准正弦波形状,但是传统信号频率不稳定;本文信号源的 Δf_1 和传统信号源的 Δf_1 分别为 0.05 和 0.14, Δf_2 的值分别为 0.11 和 0.17。图 8 为调度值为 25%时对应的频谱信号,此次传统信号频谱虽然表现提升接近本文频谱,但是在幅度上仍然存在偏差,偏置精度较差,无法满足要求。




图 6 载波频率 225 MHz 的定频信号频谱




图 7 调制度 15%AM 定频信号解调波形




图 8 调制度 25%下的定频信号频谱

在接下来的实验过程中,调整输入信号的频率,调制度设置为 10%,其他参数指标不变,与上述结果进行对比,实验结果如下。

当输入信号频率发生改变时,在调制度等参数不变的情况下,定频信号的解调波形保持一致,几乎无变化。但是对应的信号频谱频率发生改变,本文信号源的 Δf_1 和传统信号源的 Δf_1 分别为 0.22 和 0.27, Δf_2 的值分别为 0.10 和 0.38。本文设计的基于可编程逻辑器件的多功能信号源相对更敏感,频率分辨率更高,偏置精度更准确,输出结果更能满足需求。




图9 不同信号源信号频谱

3 结论

介绍的多功能信号源电路简单,成本低,工作稳定可靠,具有较好的应用价值。与传统的信号源相比,该系统具有以下特点。

(1)频率范围广、频率分辨率高。可实现 0.1 ~ 3 GHz 频率范围,频率分辨率为 0.00001 Hz。其中 0.1 Hz 是通过改变波形幅度实现的,3 GHz 是通过改变波形相位实现的。

(2)可实现多种输出信号,并可对其进行频率、幅值和相位调制。采用 FPGA 实现的控制逻辑具有多种方式,如采用 FPGA 内部的查表法,直接利用程序控制来生成波形参数;采用内部编程控制方法,在 FPGA 中写入参数后生成波形参数;采用查表法与直接编程相结合的方法生成波形参数等。

参考文献

[1] 蒋晓敏. 利用互联网传输 DTMB 节目备份信号源的设计与实现[J]. 电视技术, 2021, 45(9): 115-118.

[2] 何川,刘玲玲,吴志华,等. 超低温宽带高超噪比噪声源的设计与测量[J]. 低温与超导, 2023, 51(1): 94-98.

[3] 任贵珊,孙海洲,王素珍,等. 超高清 HDMI 接口音频测试信号源系统实现[J]. 电视技术, 2022, 46(2): 78-85.

[4] 李东阳,方建,刘勇,等. 一种 Ka 波段 FMCW 频率源的设计与实现[J]. 微波学报, 2021, 37(S1): 74-76.

[5] 李映晟,严厚伟,杜睿. 模块化中频信号源设计[J]. 火力与指挥控制, 2021, 46(6): 155-160.

[6] 王文军,吴建发,石学文,等. 高峰值电压长寿命超宽带时域信号源[J]. 半导体技术, 2023, 48(2): 117-122+131.

[7] 闫静纯,富帅,苏浩航,等. 基于 nA 级电流信号的多通道高精度采集系统设计[J]. 红外技术, 2021, 43(5): 417-421.

[8] 汪浩. 基于 VLC 框架的信号源监测系统的设计与实现[J]. 电视技术, 2022, 46(4): 198-201.

[9] 尹康,罗义军. 基于 FPGA 和 AD9364 的矢量信号源设计与实现[J]. 仪表技术与传感器, 2021(5): 67-71+86.

[10] 张雪钰,王洪凯,焦新泉,等. 基于 AD5504 的多路信号源的设计与实现[J]. 电子器件, 2021, 44(2): 290-294.

[11] KUNDU S, HOSSAIN M, MANDAL S. Modeling of silicon microring resonator-based programmable logic device for various arithmetic and logic operation in Z-domain[J]. Optical and Quantum Electronics, 2023, 55(2): 175.

[12] 刘乃迪. 可编程逻辑器件与 VHDL 设计教学探索——评《可编程逻辑器件与 VHDL 设计》[J]. 中国科技论文, 2021, 16(3): 359.

[13] 徐雷良,张剑,赵国勇. 基于阻尼雷克子波的可控震源非线性扫描信号设计方法[J]. 石油地球物理勘探, 2022, 57(3): 540-549+490.

[14] 李志忠,李旭,邵建康,等. 模块化阻抗测量装置中变频信号源并联系统分布式均流控制[J]. 电网与清洁能源, 2021, 37(1): 24-31.

[15] 高新雨,衣文索,陈刚,等. 用于地震信号检测的分布式光纤声学传感系统设计[J]. 光通信技术, 2021, 45(12): 14-16.