面向YOLOv4-Tiny的FPGA分块硬件加速与实现

摘要

针对YOLOv4-Tiny算法在FPGA上运行耗时长及功耗大的问题，提出了一种分块优化的硬件加速方法。该方法将特征图等分为多个小块，在每小块的推理过程中利用乒乓缓存机制实现数据预取与计算的流水化调度，同时通过流水线设计提升计算吞吐量，最终，在ZYNQ7020 FPGA上实现了YOLOv4-Tiny卷积神经网络的加速。最后，进行了硬件加速前后的对比实验和道路场景测试实验，结果显示，该方法在ZYNQ7020 FPGA上的单帧图像推理时间为0.411 s，平均功耗为3.021 W，综合性能优于现有的FPGA加速平台，验证了该方法可以有效提高系统的数据传输效率和带宽利用率。

关键词

YOLOv4-Tiny / 硬件加速 / 目标检测 / 现场可编程门阵列