基于FPGA的DRAM存储器容错实验教学设计

摘要

在安全应用场景中，数据的完整性备受关注。作为计算机系统的核心记忆元部件，DRAM的容错能力对数据完整性起着关键作用。该文提出了一种基于缩短RS纠错码并融合数据交织的存储器多位数据错误容错方法，并设计了教学实验。在基础实验中指导学生进行硬件实现，以促进学生掌握FPGA设计技术；在拓展实验中，要求学生在控制器电路中部署设计实现的容错电路，并加入系统总线接口模块、故障注入模块和数据交织模块，促进学生掌握系统设计和验证技术。通过创新实验教学内容和方法，帮助学生更好地理解和掌握机载电子系统的容错设计方法，从而提高学生的创新能力和工程实践能力。

关键词

容错 / 故障注入 / 动态随机存取存储器 / FPGA

基金资助

天津市高等学校研究生教育改革研究计划（TJYG135）; 中国交通教育研究会教育科学研究课题（JT2022YB304）; 中国民航大学教改项目（CAUC-2023-B1-001）