基于FPGA的信号发生器设计与实现

摘要

直接数字频率合成技术（DDS）具有频率分辨率高、转换速度快、相位连续等优点，在无线通信、卫星导航、电子侦察等领域被广泛应用。该研究利用DDS技术和开发工具ModelSim SE和QuartusⅡ13.0，并结合硬件描述语言Verilog HDL，完成了信号发生器的设计、仿真及在线逻辑调试与分析。系统可实现：输出正弦波、三角波和方波；可通过按键调节信号的频率、幅度和占空比；输出信号可用示波器观测。经仿真和实测验证，输出频率范围为1 Hz～1 MHz，输出峰峰值幅度在0～6.4 V范围内连续可调，占空比0%～100%连续可调。系统的实现为学生学习现场可编程逻辑门阵列（FPGA）课程提供了一个可供参考的教学案例。

关键词

FPGA / 信号发生器 / Verilog HDL / 实验教学案例

基金资助

教育部基本科研业务项目（DUT24BK004）;教育部本科教学质量工程项目（ZL2023040,ZL2022118,ZL2021235）