基于忆阻器的量化特性可编程模数转换器

Memristor⁃based quantization⁃programmable analog⁃to⁃digital converters

摘要

模数转换器（Analog⁃to⁃Digital Converter，ADC）是连接物理世界和数字系统的核心组件，其在边缘端传感、智能计算等现代电学系统中发挥着关键作用.然而，基于CMOS工艺的ADC受限于制备工艺，往往仅能使用电容、电阻、晶体管等基础器件构造.缺乏模拟域非易失可调器件使传统ADC在校准非理想特性或尝试提高多场景下的采样效率时，需要很大的功耗和芯片面积开销.将忆阻器引入ADC设计，利用忆阻器电阻的非易失连续可调特性，在不引入额外硬件开销的前提下实现了非理想特性原位校准以及量化特性任意可编程功能.基于180 nm工艺的仿真结果表明，忆阻器ADC仅通过忆阻器编程就能实现电路原位校准.具体地，其将最大微分非线性降低71.6%，最大积分非线性降低48.0%，且能在不同工艺角、温度与电源电压条件下，始终保持良好的校准效果.同时，通过编程忆阻器还能在同一个ADC上重构任意形状的量化曲线（如线性、指数形、对数形、“S”形），使忆阻器ADC能够通过调整量化曲线形状来适配真实世界不同信号（如图像、音频）的统计特性，从而最大化ADC采样效率.仿真结果表明，这一功能使忆阻器ADC能以更低的功耗实现更高的分辨率.提出的忆阻器ADC凸显了新兴忆阻器件在推进智能边缘系统集成电路发展方面的潜力.

Abstract

The analog⁃to⁃digital converter (ADC) serves as a key interface bridging the physical world and digital systems，playing a critical role in modern electrical systems such as edge sensing and intelligent computing. However，ADCs based on CMOS technology are constrained by manufacturing processes，which typically allow them to be constructed only using basic components such as capacitors，resistors，and transistors. The absence of non⁃volatile，tunable devices in the analog domain means that traditional ADCs often incur significant power consumption and chip area overhead when calibrating non⁃ideal characteristics or attempting to improve sampling efficiency across diverse scenarios. This paper introduces memristors into ADC design，leveraging their non⁃volatile and continuously tunable resistance to achieve in⁃situ calibration of circuit non⁃idealities and arbitrary programmability of quantization characteristics without any additional hardware overhead. Simulation results based on the 180 nm process demonstrate that the memristor⁃based ADC can perform in⁃situ circuit calibration solely through memristor programming，reducing the maximum differential nonlinearity by 71.6% and the maximum integral nonlinearity by 48.0%. Moreover，it maintains excellent calibration performance consistently across various process corners，temperatures，and supply voltages. Furthermore，by programming the memristors，arbitrary quantization curve shapes—such as linear，exponential，logarithmic，and "S"⁃shaped—can be reconfigured on the same ADC. This enables the memristor⁃based ADC to adapt its quantization curve to the statistical characteristics of different real⁃world signals (e.g.，images，audio)，thereby maximizing sampling efficiency. Simulation results confirm that the memristor⁃based ADC achieves higher resolution with lower power consumption. The memristor ADC proposed in this paper highlights the significant potential of emerging memristor devices in advancing integrated circuit development for intelligent edge systems.

Graphical abstract

关键词

模数转换器 / 忆阻器 / 可编程 / 量化 / 校准

Key words

analog⁃to⁃digital converter / memristor / programmable / quantization / calibration

模数转换器（Analog⁃to⁃Digital Converter，ADC）是连接物理世界和数字世界的桥梁，是现今通信、医疗、仪器仪表等电子系统的核心部件.随着边缘计算和人工智能的蓬勃发展，ADC也正在成为决定多传感器系统、存内计算系统性能的主要部件，提升ADC的效率与性能，对构造下一代高性能边端智能系统至关重要.

基于现实世界信号幅值非均匀分布的事实，非线性ADC采用非均匀量化策略来最大化采样效率.通过在信号出现概率高的区间分配更多的量化电平，在信号出现概率低的区间减少量化电平的分配，非线性ADC能够使用更低的比特数实现与高比特ADC相近的采样效果.这一优良特性使其在面积与功耗受限的边端智能设备上具备极大的推广潜力.

现有的一些非线性ADC或利用器件天然的非线性来获得非线性量化特性.例如，Sit and Sarpeshkar^［1］利用二极管电压电流的对数转换关系，实现了一种带有温度补偿和自动偏移校准的对数电流输入模数转换器.或通过将参考元件数值设置为特定的非线性关系来获得非线性特性，例如，Tsividis et al^［2］的基于μ⁃255压扩编码律的15段近似的脉冲编码调制（Pulse Code Modulation，PCM）编码技术，对语音信号进行非均匀量化，可满足长途级电话传输的要求.Judy et al^［3］提出指数形非均匀量化ADC，通过分段线性逼近的方法来获得指数函数.但这些方案得到的非线性量化特性是固定的，无法适应不同分布特征的信号，导致使用场景十分受限.一些改变传统ADC结构中的运算关系的方案能够实现有限可重构量化特性的非线性ADC.例如，Lee et al^［4-5］提出一种不依赖平方率或器件指数行为的对数ADC架构，实现了较高动态范围和较低功耗.Jorge and Franca^［6］基于流水线ADC，将传统线性架构的加减乘法运算替换为对数指数缩放变换操作，理论上能配置不同的缩放因子，产生不同的对数形量化特性.这些方案虽然具备可重构量化特性的潜力，但仅局限在对数形状的可重构上，应用场景仍然受限.另一种通过对高精度ADC下采样来获得非线性量化关系的方案.例如，Chuang et al^［7］基于逐次逼近逻辑和查找表结构，实现了可调的量化特性.Pena⁃Ramos et al^［8］利用高位ADC下采样的思路，设计了非线性迭代搜索算法，可通过配置来实现任意类型的非线性量化曲线.Li and Tenhunen^［9］将k+\mathrm{1}位均匀量化ADC下采样到k位，从而具备实现可重构非线性ADC的潜力.这类方案虽然有实现任意可重构量化特性的能力，但其需要的匹配元器件数量与精度和高精度线性ADC相同，失去了非线性ADC本应具备的面积优势.以高效的方式构建量化特性任意可重构的非线性ADC，目前依然存在挑战.

传统非线性ADC面临的困境，本质原因是缺少模拟域非易失连续可调的基本元器件.随着新材料和新原理器件的快速发展，忆阻器首先被Strukov et al^［10］在实验上证实，其阻态切换机制也被进一步解释^［11］.具有阻态非易失连续可编程特性的忆阻器逐渐受到广泛关注，并被广泛用于各种应用，如神经网络^［12-13］、无线通信^［14］、边缘学习与处理^［15-16］以及矩阵方程求解^［17］等.忆阻器可以通过后道互联工艺集成到CMOS芯片的金属层中，展现了良好的CMOS兼容性能^［18-20］，有望解决传统非线性ADC面临的问题^［21-23］.本文围绕基于忆阻器的ADC芯片设计、实现、仿真及应用展开研究，设计了两种基于忆阻器的ADC架构，分别为全并行/闪速（Flash）型架构与逐次逼近型（Successive Approximation，SAR）架构ADC，其中，Flash ADC由忆阻器分压网络、StrongARM比较器阵列及256⁃8编码器组成，SAR ADC由比较器、SAR逻辑及忆阻器DAC构成，并完成忆阻器的特性表征.本文基于180 nm工艺实现了两种ADC的版图设计，仿真评估了ADC的性能，包括比较器失调电压、不同量化曲线的实现以及忆阻器阻值分布、器件不一致性和编程误差对量化精度的影响.最后，探索了忆阻器ADC的实际应用，分别实现图像非线性量化以提升图像分辨效果，利用忆阻器可编程特性校正比较器失调，验证忆阻器校准在不同工艺角、温度及电源电压条件下的稳定性.基于忆阻器可编程非线性ADC能够为突破边端智能系统瓶颈提供新的技术路径和解决方案.

1 基于忆阻器的ADC设计

1.1　忆阻器Flash ADC设计

基于忆阻器的Flash ADC具体电路如图1所示，其由忆阻器分压网络、比较器阵列和编码器三大模块组成.忆阻器分压网络负责提供参考电压，比较器阵列CMP _i 可以将输入的模拟电压和分压网络电压进行比较，最后由编码器部分将这些比较器输出的比较结果转换为二进制数字信号输出.

忆阻器分压网络利用256个忆阻器进行串联，如图2a所示，忆阻器的结构包含顶底电极和中间阻变层.ADC在首次工作前，电阻分压网络中的忆阻器需依次执行Forming，RESET与SET操作，使其达到所需阻态：Forming通过施加高电压形成导电细丝，实现从高阻态向低阻态的转变；RESET通过施加负电压断开导电细丝，使其由低阻态恢复至高阻态；SET通过施加正电压加粗并重新连接导电细丝，令器件再次进入低阻态.上述三个过程均需先通过各忆阻器旁的选通开关进行配置，将电压与电流信号准确施加到目标忆阻器上.由于撤去电压后仍然能够保持电阻态，忆阻器具有非易失性存储的特点.低电压下，忆阻器对应的电路模型是欧姆定律I=G\times V,被编程后的忆阻器相当于一个线性电阻，即电导G是常数，当G被编程为不同的常数时，施加低电压即可获得线性I\mathrm{⁃}V特性曲线.图2b为忆阻器工作时的I\mathrm{⁃}V特性曲线，可见忆阻器具有连续可调的阻态，忆阻器在实际使用过程中可用的阻态范围为160 Ω至294.7 kΩ.图2c对忆阻器阻态的稳定性进行了表征，在10⁴ s测试时间里，182 Ω的波动范围为±0.17%，4073 Ω的波动范围为±1.52638 Ω的波动范围为±4.26%.

ADC中的比较器采用如图3所示的StrongARM比较器方案^［24］.该比较器中M4与M6构成的反相器和M5与M7构成的反相器反向并联在一起，形成一个锁存结构，在时钟（CLK）为低电平时进入复位阶段，N₊和N_-分别被复位管M9和M10复位到VDD，C₊和C_-也同样被M8和M11复位到VDD.当CLK为高电平时进入比较阶段，M1导通，V₊和V_-两处电压不同，导致对C₊和C_-节点产生不同的放电速率.如果C₊（C_-）节点电压先下降到\mathrm{V}\mathrm{D}\mathrm{D}-V_{\mathrm{T}\mathrm{H}\mathrm{N}}，则导致交叉耦合的M4（M5）导通，然后对输出节点N_-（N₊）放电.同理，当N_-（N₊）输出节点电压先下降到\mathrm{V}\mathrm{D}\mathrm{D}-\left|V_{\mathrm{T}\mathrm{H}\mathrm{P}}\right|时，与之相连的反相器的PMOS管M7（M6）开始导通，最终通过两个交叉耦合反相器的正反馈输出节点N₊和N_-，一个上拉到VDD和一个下拉到VSS，继而完成整个比较过程.

编码器电路将比较器的比较结果编码成二进制码.使用如图4所示的256⁃8编码器结构，该结构使用的逻辑门少，功耗低.该编码器将8列二选一数据选择器（MUX2）按照图4的方式连接，使用二分法查找的思想实现编码功能.以二进制码11000000为例，此时来自比较器的输出结果为温度计码192，即N₁~N₁₉₂全为逻辑1，N₁₉₃~N₂₅₅全为逻辑0.256⁃8编码器的第一次查找转换由图4的第一列电路执行.首先，N₁₂₈通过输出缓冲器BUF1直接输出，得到逻辑为1的二进制最高位D₇.同时，N₁₂₈会控制第一列的MUX2，将N₁₂₉~N₂₅₅选通输出到第二列，作为编码器第二次查找转换的输入信号.此时，图4中N_a1~N_a127与输入温度计码的N₁₂₉~N₂₅₅一一对应，N_a1~N_a64均为逻辑1，N_a65~N_a127均为逻辑0.第二次查找转换由图4第二列MUX2执行.首先，N_a64直接输出，得到逻辑为1的二进制次高位D₆.同时，其将作为控制信号，控制第二列MUX2将N_a64~N_a127选通输出至第三列，作为编码器第三次查找转换的输入信号.此时，图4中N_b1~N_b63与输入温度计码的N₁₉₃~N₂₅₅一一对应，均为逻辑0.上述二分与传递过程反复执行，直至温度计码192被完整地转换为二进制码11000000.

1.2　忆阻器SAR ADC设计

SAR ADC是高能效ADC的主流架构，其工作原理是二分搜索算法，从最高位开始逐位试探，每次比较完成之后将搜索范围减半，输入的模拟信号在经过多次逼近比较后最终被量化成数字信号.本文提出的基于忆阻器的SAR ADC架构如图5所示，由比较器CMP₁，SAR逻辑和忆阻器DAC三部分组成.

这个八位的SAR ADC每次采样需要经过10个时钟周期.其中，一个时钟周期用于信号采样，八个时钟周期用于八次转换逼近，最后一个时钟周期用于转换结果输出.逐次逼近的详细工作流程如下.第二个CLK信号到来后，SAR控制逻辑输出数字10000000给忆阻器DAC，DAC输出V_{\mathrm{D}\mathrm{A}\mathrm{C}}=\mathrm{1}/\mathrm{2}{V}_{\mathrm{r}\mathrm{e}\mathrm{f}}.比较器执行V_DAC和V_IN的第一次比较，若V_{\mathrm{I}\mathrm{N}}>V_{\mathrm{D}\mathrm{A}\mathrm{C}}，则MSB被设置为“1”，保留本次结果成为下一次比较的基础；若则MSB被设置为“0”，撤销本次试探.第三个CLK到来后，控制逻辑下移到次高位MSB-1，进行第二轮逐次逼近，新的试探值V_DAC是上一步加上或减去当前位的权重电压（1/4V_ref）.此过程需经过八轮直到确定最低有效位.最后，SAR逻辑在第10个时钟周期输出本次量化值D_{\mathrm{7}}-D_{\mathrm{0}}.

SAR ADC中的比较器结构与1.1中的图3一致.忆阻器DAC中的256路数据选择器（MUX256）根据SAR逻辑的输出选通忆阻器串特定的节点电压.例如，当SAR逻辑输出00000000时，MUX256中与V₁相连的开关闭合，其余开关断开，此时输出该节点对应的模拟电压作为忆阻器DAC输出电压V_{\mathrm{D}\mathrm{A}\mathrm{C}}=V_{\mathrm{1}}.

2 忆阻器ADC的实现与仿真结果

2.1　忆阻器ADC的版图实现

基于180 nm工艺，图6和图7分别给出了基于忆阻器的Flash ADC和SAR ADC芯片设计的版图.考虑到集成忆阻器的后道工艺，在MTT金属顶层设计连接忆阻器的通孔时，需要满足走线的最小宽度和高度规则（当前工艺下均为500 nm）.另外，执行忆阻器后道工艺集成时，需要为光刻预留Marker方便掩模版对准.

2.2　忆阻器ADC仿真结果

首先评估ADC中所用比较器的失调电压，比较器失调电压的蒙特卡罗仿真结果如图8所示，失调电压的3σ值约为10 mV.

线性量化曲线参考函数y=x获得.每个忆阻器的电阻值设定为1000 Ω，当忆阻器取值为图9a时（忆阻器的写入随机误差设定为±5%），可以获得如图9b （小图为图中虚线指出的局部放大视图，下图同）所示的线性量化曲线.

指数形量化曲线参考指数函数y=\left[{\left(a+\mathrm{1}\right)}^x-\mathrm{1}\right]/a获得，其中，a的取值为10，20和30.经过计算与仿真可以得到，当忆阻器取值为图10a时（忆阻器的写入随机误差设定为±5%），可以获得如图10b所示的指数形量化曲线.

对数形量化曲线参考对数函数y=\mathrm{l}\mathrm{o}{\mathrm{g}}_{\mathrm{a}+\mathrm{1}}\left(a·x+\mathrm{1}\right)获得，其中，a的取值为10，20和30.经过计算和仿真可以得到，当忆阻器取值为图11a时（忆阻器的写入随机误差设定为±5%），可以获得如图11b所示的对数形量化曲线.

“S”形量化曲线参考Sigmoid函数y=\mathrm{1}/\left(\mathrm{1}+e^{a\left(\mathrm{0.5}-x\right)}\right)获得，其中，a取值为10，15和20.经过计算和仿真可以得到，当忆阻器取值为图12a时（忆阻器的写入随机误差设定为±5%），可以获得如图12b所示的“S”形量化曲线.

进一步地评估忆阻器阻值退化对量化曲线的影响.将实测得到的忆阻器保持特性数据代入电路并执行对应仿真，仿真时使用的忆阻器阻态波动数据以实测最大值为准，即假定最终阻态和初始阻态相对偏差符合正态分布，且其3σ值为4.26%.四种量化曲线形状的典型状态下，忆阻器退化前后的仿真对比结果如图13所示.可以看到，忆阻器退化后，量化曲线形状依然保持稳定，表明忆阻器的长期稳定性能满足ADC保持稳定量化曲线的需求.

2.3　忆阻器ADC功耗表现

完成忆阻器非线性ADC的功能仿真验证后，评估其功耗表现，精度、采样速率以及所使用的工艺节点均会影响ADC的功耗表现.非线性ADC的采样速率与工艺节点在仿真设计阶段已经设置选定.为了完成忆阻器非线性ADC的功耗评估，还需确定忆阻器ADC可以达到的最高采样精度.首先，根据实测忆阻器的阻值范围，设置不同种类非均匀量化曲线，如图14所示，然后计算线性、“S”形、对数形和指数形量化曲线每段码字对应的精度.可以发现本文用到的非线性ADC可以达到最高11.29 bit的精度.前述电路为了获得尽量大的输入范围，使用了全IO管设计.当使用全核心管完全相同设计时，功耗表现可以得到很大提升，此时输入范围变为1.8 V.最后，在Cadence里进行了整个芯片的功耗仿真，得到如表1^［25-31］所示的对比结果.

3 基于忆阻器的ADC应用

3.1　图像非线性量化：提升图像分辨效果

如图15a所示，选择南京大学仙林校区杜厦图书馆的灰度照片（60×127），每个像素的灰度值为0~255，将其线性归一化到0~5 V作为ADC的模拟输入.为了突出对比效果，将8⁃bit忆阻器ADC降低分辨率5⁃bit使用.首先将像素值按照行和列依次展开，再把像素对应的电压按顺序输入图10b在a=\mathrm{10}时指数形状的ADC，并在Cadence中以1 MHz采样率完成动态采样操作.对于量化后的结果，将其还原至0~255灰度值观察采样后的图片效果.作为对比，使用5⁃bit线性ADC按照同样过程进行图片采样与还原.从图15b和图15c的对比可以明显看出，使用同样位数的基于忆阻器的非线性ADC可以显著提高图像质量.

3.2　校正比较器失配带来的影响：改善ADC的INL和DNL

ADC比较器因加工过程中存在工艺偏差而产生输入失调电压.考虑图1所示的电路结构，如果其中比较器的失调电压分布与图8一致，则会导致图16a所示的不均匀的量化曲线.利用忆阻器的可编程特性，将每个比较器的失调电压折算到每个与之相连的忆阻器上.通过调整忆阻器分压补偿失调电压大小，能够抵消比较器的输入失调电压带来的不利影响.校正后的量化曲线如图16b所示，可以看到，每个量化台阶恢复为基本等长的状态.

进一步考虑在不同工艺角、温度和电源电压下对电路校准性能的影响.选择忆阻器DAC的参考基准电压为3.65 V，并设置失调电压3σ为10 mV，忆阻器编程精度的3σ为5%，在Cadence中完成仿真.当未经忆阻器原位校准比较器失调时，8⁃bit的Flash ADC静态特性DNL为-0.77~1.02 LSB，INL为-0.75~0.73 LSB（tt工艺角，25 ℃，5 V电源电压）.当忆阻器被编程到对应的阻态来校准比较器失调时，遍历tt，ff，ss，sf，fs五个工艺角，设置-40，25，125 ℃三个典型温度，电源电压波动10%，取4.5，5.0，5.5 V，这45种不同工艺角、温度和电源电压组合的结果如图17所示.DNL范围为-0.27~0.29 LSB，INL范围为-0.26~0.39 LSB，即忆阻器原位校准效果在不同工艺角、温度和电源电压条件下的电路性能也是稳定的.

增加忆阻器的编程精度还能提高忆阻器对比较器失调电压的补偿效果，进一步提升ADC精度.使用特定的脉冲调节算法，忆阻器的阻值能以相对于目标状态1%的精度进行写入^［32］.基于此，继续探索失调电压校正效果随着忆阻器编程精度的变化.仿真时假设忆阻器编程后的阻值误差符合正态分布.写入误差的3σ从5%逐步减少至1%时，ADC补偿效果的仿真结果如图18所示.可以看到，随着写入精度的提升，ADC的DNL和INL不断降低.写入精度为1%时，ADC的最大DNL仅为0.024 LSB，最大INL仅为0.071 LSB.

评估忆阻器阻值退化对ADC精度补偿的影响，将实测的忆阻器保持特性数据代入电路并执行对应仿真.仿真时使用的忆阻器阻态波动数据以实测最大值为准，即假定最终阻态和初始阻态相对偏差符合正态分布，且其3σ值为4.26%.仿真得到忆阻器退化前后忆阻器ADC的INL与DNL的特性如图19所示.可以看到，忆阻器退化后，校准后的ADC最大DNL仍为0.066 LSB，没有发生明显变化.校准后的ADC最大INL虽然从0.178 LSB略微增加至0.221 LSB，但仍旧能体现十分显著的失调电压校准效果.因此，忆阻器的长期稳定性能满足ADC精度补偿需求.

4 结论

本研究提出一种基于忆阻器的量化特性可编程模数转换器的设计方案.忆阻器凭借其非易失性、阻态连续可调和与传统CMOS工艺集成兼容的特点，有效解决了传统电路面临的失配带来的精度损失等问题.同时，利用忆阻器原位阻态调整，得到了线性、指数形、对数形、“S”形的量化曲线，可以根据不同的信号分布有针对性地配置不同的量化曲线，如采用相同位数的指数形忆阻器ADC可以显著增加图像细节信息，提升图像质量.相比之下，传统基于CMOS工艺实现的量化特性可编程ADC仅支持单一类型量化曲线，或需依靠对高精度ADC的下采样而导致额外功耗与面积，而忆阻器这一新原理器件的引入可以有效解决上述问题.

本研究为未来基于忆阻器的可编程非线性量化ADC的实现提供了切实可行的技术方案，对推动人工智能领域硬件技术的发展具有启发意义.

参考文献

[1] Sit J J， Sarpeshkar R. A micropower logarithmic A/D with offset and temperature compensation. IEEE Journal of Solid⁃State Circuits，2004，39(2)：308-319.

[2] Tsividis Y P， Gray P R， Hodges D A，et al. A segmented μ⁃255 law PCM voice encoder utilizing NMOS technology. IEEE Journal of Solid⁃State Circuits，1976，11(6)：740-747.

[3] Judy M， Sodagar A M， Lotfi R，et al. Nonlinear signal⁃specific ADC for efficient neural recording in brain⁃machine interfaces. IEEE Transactions on Biomedical Circuits and Systems，2014，8(3)：371-381.

[4] Lee J， Kang J， Park S，et al. A 2.5 mW 80 dB DR 36 dB SNDR 22 MS·s^-1 logarithmic pipeline ADC. IEEE Journal of Solid⁃State Circuits，2009，44(10)：2755-2765.

[5] Lee J， Park S， Kang J，et al. A 2.5 mW 80 dB DR 36 dB SNDR 22 MS·s^-1 logarithmic pipeline ADC∥Proceedings of 2007 IEEE Symposium on VLSI Circuits. Kyoto，Japan：IEEE，2007：194-195.

[6] Guilherme J， Franca J E. New CMOS logarithmic A/D converters employing pipeline and algorithmic architectures∥Proceedings of ISCAS'95：Interna⁃tional Symposium on Circuits and Systems. Seattle，WA，USA：IEEE，1995：529-532.

[7] Chuang Y C， Chen S F， Huang S Y，et al. Low⁃cost logarithmic CMOS image sensing by nonlinear analog⁃to⁃digital conversion. IEEE Transactions on Consumer Electronics，2005，51(4)：1212-1217.

[8] Pena⁃Ramos J C， Badami K， Lauwereins S，et al. A fully configurable non⁃linear mixed⁃signal interface for multi⁃sensor analytics. IEEE Journal of Solid⁃State Circuits，2018，53(11)：3140-3149.

[9] Li B X， Tenhunen H. A second order sigma delta modulator using semi⁃uniform quantizer with 81 dB dynamic range at 32×OSR∥Proceedings of the 28th European Solid⁃State Circuits Conference. Florence，Italy：IEEE，2002：579-582.

[10] Strukov D B， Snider G S， Stewart D R，et al. The missing memristor found. Nature，2008，453(7191)：80-83.

[11] Yang J J， Pickett M D， Li X M，et al. Memristive switching mechanism for metal/oxide/metal nanodevices. Nature Nanotechnology，2008，3(7)：429-433.

[12] Cai F X， Correll J M， Lee S H，et al. A fully integrated reprogrammable memristor⁃CMOS system for efficient multiply⁃accumulate operations. Nature Electronics，2019，2(7)：290-299.

[13] Yao P， Wu H Q， Gao B，et al. Fully hardware⁃implemented memristor convolutional neural network. Nature，2020，577(7792)：641-646.

[14] Wang C， Ruan G J， Yang Z Z，et al. Parallel in⁃memory wireless computing. Nature Electronics，2023，6(5)：381-389.

[15] Zhang W B， Yao P， Gao B，et al. Edge learning using a fully integrated neuro⁃inspired memristor chip. Science，2023，381(6663)：1205-1211.

[16] Wang C， Liang S J， Wang C Y，et al. Scalable massively parallel computing using continuous⁃time data representation in nanoscale crossbar array. Nature Nanotechnology，2021，16(10)：1079-1085.

[17] Zuo P S， Wang Q S， Luo Y B，et al. Precise and scalable analogue matrix equation solving using resistive random⁃access memory chips. Nature Electronics，2025，8(12)：1222-1233.

[18] Rao M Y， Tang H， Wu J B，et al. Thousands of conductance levels in memristors integrated on CMOS. Nature，2023，615(7954)：823-829.

[19] Liu Z W， Mei J， Tang J S，et al. A memristor⁃based adaptive neuromorphic decoder for brain⁃computer interfaces. Nature Electronics，2025，8(4)：362-372.

[20] Li C， Hu M， Li Y N，et al. Analogue signal and image processing with large memristor crossbars. Nature Electronics，2018，1(1)：52-59.

[21] Yang J Y， Mao R B， Jiang M R，et al. Efficient nonlinear function approximation in analog resistive crossbars for recurrent neural networks. Nature Communications，2025，16(1)：1136.

[22] Danial L， Wainstein N， Kraus S，et al. Breaking through the speed⁃power⁃accuracy tradeoff in ADCs using a memristive neuromorphic architecture. IEEE Transactions on Emerging Topics in Computational Intelligence，2018，2(5)：396-409.

[23] Hong H Q， Du Z Y， Jiang M R，et al. Memristor⁃based adaptive analog⁃to⁃digital conversion for efficient and accurate compute⁃in⁃memory. Nature Communications，2025，16(1)：9749.

[24] Razavi B. The strongarm latch：A circuit for all seasons. IEEE Solid⁃State Circuits Magazine，2015，7(2)：12-17.

[25] Gu X Y， Ding Y， Lü H M. A 10⁃bit 1⁃MS·s^-1 low⁃power SAR ADC with an integrated buffer in dual sample⁃and⁃hold architecture∥2022 7th International Conference on Integrated Circuits and Microsystems. Xi'an，China：IEEE，2022：241-244.

[26] Asghar S， Afridi S， Pillai A，et al. A 2 MS·s^-1 ，11.22 ENOB，3.2 Vpp⁃d SAR ADC with improved DNL and offset calculation∥2018 IEEE International Symposium on Circuits and Systems. Florence，Italy：IEEE，2018：1-4.

[27] Choi H C，Kim Y J，Lee M H，et al. A 12 b 50 MS·s^-1 10.2 Ma 0.18 μm CMOS nyquist ADC with a fully differential class⁃AB switched OP⁃AMP∥2008 IEEE Symposium on VLSI Circuits. Honolulu，HI，USA：IEEE，2008：220-221.

[28] Li J P， Moon U K. A 1.8⁃V 67⁃mW 10⁃bit 100⁃MS·s^-1 pipelined ADC using time⁃shifted CDS technique. IEEE Journal of Solid⁃State Circuits，2004，39(9)：1468-1476.

[29] Shen Y， Zhu Z M， Liu S B，et al. A reconfigurable 10⁃to⁃12⁃b 80⁃to⁃20⁃MS·s^-1 bandwidth scalable SAR ADC. IEEE Transactions on Circuits and Systems I⁃Regular Papers，2018，65(1)：51-60.

[30] Liu W B， Huang P L，Chiu Y. A 12 b 22.5/45 MS·s-1 3.0 mW 0.059 mm2 CMOS SAR ADC achieving over 90 dB SFDR∥2010 IEEE International Solid⁃State Circuits Conference. San Francisco,CA,USA：IEEE，2010：380-381.

[31] Liu C C，Chang S J，Huang G Y，et al. A 10 b 100 MS·s^-1 1.13 mW SAR ADC with binary⁃scaled error compensation∥2010 IEEE International Solid⁃State Circuits Conference. San Francisco，CA，USA：IEEE，2010：386-387.

[32] Alibart F， Gao L G， Hoskins B D，et al. High⁃precision tuning of state for memristive devices by adaptable variation⁃tolerant algorithm. Nanotech⁃nology，2012，23(7)：075201.

基金资助

中央高校基础研究经费(KG202508)