基于YOLOv5s-Lite的柑橘害虫识别加速器设计与实现

摘要

针对农作物害虫自动监测系统片上资源相对受限的特点，设计了一种基于FPGA+ARM的柑橘害虫自动识别系统.首先，对原YOLOv5s模型的CBS和CSP模块进行模型改进，建立了一种高并行、高吞吐量的轻量化YOLOv5s-Lite柑橘害虫识别模型；然后，为了将训练好的害虫识别模型部署到FPGA中，对输入像素及权重进行8位定点量化，采用RTL(Register Transfer Level)方法和Verilog HDL(Hardware Description Language)将卷积神经网络(CNN)的基本网络映射到FPGA的片上资源；接着，为了充分挖掘FPGA的硬件资源潜力，对建立的YOLOv5s-Lite模型进行了硬件算法优化；最后，在ZYNQ 7020硬件平台上实现了害虫的自动识别.结果表明：优化后的加速器对FPGA的LUT(Lookup Table)、FF(Flip Flop)、BRAM(Block RAM)、DSP(Digital Signal Processor)等主要资源的占用率更低，吞吐量和能源效率分别提升了3.06和2.4倍.

关键词

CNN加速器 / FPGA / YOLOv5s-Lite / 柑橘害虫