基于混合放置的电压降感知布局与局部电源网络优化技术研究

摘要

随着集成电路工艺的持续演进，芯片设计对时序性能、功耗和电压完整性的要求日益严苛，传统后端物理设计流程已难以高效满足现代需求。为此，本文在以多电压条形码识别片上系统芯片(system on chip, SOC)的后端设计中，提出并验证了一种结合混合放置技术与电压降感知布局优化及局部电源网络增强技术的物理实现方案。在布局阶段，通过混合放置协同布置宏单元与标准单元提高布局效率，引入电压降感知技术，动态优化热点区域的单元分布，改善电压降性能。在后布线阶段，采用局部电源网络增强技术精细调整电源网络，有效缓解局部动态电压降问题。这些技术在多电压条形码识别SOC芯片设计中实现了约0.72%的线长优化、11.92%的动态功耗节省，并将最大动态电压降降低了20.22%,验证了其在低功耗芯片设计中的实际工程价值。

关键词

混合放置 / 电压降感知布局 / 局部电源网络增强 / 功耗 / 热点区域