基于FPGA的并行实序列FFT算法研究与实现

doi:10.13951/j.cnki.37-1213/n.2016.04.011

烟台大学学报（自然科学与工程版） ›› 2016, Vol. 29 ›› Issue (4) : 294 -298. DOI: 10.13951/j.cnki.37-1213/n.2016.04.011

作者信息 +

Author information +

文章历史 +

摘要

快速傅里叶变换(FFT)算法的优劣直接影响信道化接收机的性能.文章围绕信道化接收机中的FFT模块进行研究,提出了一种可以对数据进行并行处理的FFT算法.并根据实际工程应用要求,将目前普遍采用的复序列运算改为实序列运算.文章以MATLAB软件进行理论运算,在现场可编程逻辑门阵列(FPGA)芯片环境下用Model Sim软件进行逻辑功能仿真,两者结果进行比较后表明,文中设计的算法结果正确,逻辑资源利用率高,完全符合要求.