一种Intel-S10的DDR控制器自检方法

摘要

为了解决现代计算机系统中双倍数据速率(double data rate, DDR)内存条稳定性与性能的问题，本文提出了一种并行压力自检方法，以提升DDR内存的商用质量。DDR自检测试是确保内存正常工作的关键工序，它不仅能识别和解决潜在的内存问题，还能提高系统的可靠性和稳定性。传统的DDR自检测试一般采用遍历地址线和数据线的方法，这种方法较为简单，仅能发现易复现的故障，无法识别随机异常等较难复现的故障。为此，本文利用现场可编程门阵列(field programmable gate array, FPGA)内部实例化DDR知识产权模块(intellectual property, IP),实现了一种新的DDR高速内存管理方法。分析结果表明：该方法对提升产品的商用质量具有重要的参考价值。

关键词

现场可编程门阵列(FPGA) / 内存控制器 / 双倍数据速率(DDR)自检