高效低资源FPGA矩阵转置架构的设计与实现

摘要

针对高分辨率实时信号处理中大规模矩阵转置的现场可编程门阵列（FPGA）实现难题，本文创新性地提出一种基于分块处理的低资源、高吞吐率转置架构。该架构采用“子方块内部转置”与“全局地址重组输出”两步法，将资源需求从与矩阵规模相关优化为仅与小块尺寸相关的恒定值。据此设计的硬件架构，采用精密地址生成与“分块+乒乓”流水线机制，实现了高效连续处理。在Xilinx V7系列FPGA上对64K×64K矩阵的测试表明：相较传统“分段乒乓”方案，本架构的块随机存取存储器（BRAM）占用由1 024个降至8个，资源节省率达99%；查找表（LUT）和触发器（FF）资源占用节省约59%，同时维持5.81 GB/s的高吞吐率。本研究为突破FPGA片内资源限制、处理超大规模数据提供了高效工程解决方案。

关键词

矩阵转置 / FPGA / 分块处理 / 低资源架构 / 实时信号处理