基于FPGA的实时图像处理加速系统设计与实现

摘要

针对传统中央处理器/图形处理器(CPU/GPU)方案在实时图像处理中存在延迟高、功耗大的问题，本文设计并实现了一款基于现场可编程门阵列(FPGA)的实时图像处理加速系统。采用硬软协同模块化架构，以FPGA为核心处理单元，结合互补金属氧化物半导体(CMOS)摄像头、第三代双倍数据率同步动态随机存取存储器(DDR3 SDRAM)等辅助器件，通过Verilog硬件描述语言(VerilogHDL)编写底层逻辑，实现高斯滤波、Sobel边缘检测算法的硬件并行加速及流水线调度优化。通过搭建测试平台开展性能测试，验证系统可稳定处理1 920×1 080像素分辨率图像，帧率达60 FPS,单帧处理延迟为12 ms、系统整体功耗为3.8 W,资源利用率控制在80%以内，相较于CPU、GPU方案具备显著优势，可满足工业嵌入式场景需求。

关键词

现场可编程门阵列(FPGA) / 实时图像处理 / 硬件加速 / 流水线优化