用于神经形态计算模块的PCB级脉冲信号布线延迟控制方法

肖锦鸿

doi:10.16009/j.issn.1009-5624.2026.11.024

信息记录材料 ›› 2026, Vol. 27 ›› Issue (11) : 73 -75. DOI: 10.16009/j.issn.1009-5624.2026.11.024

用于神经形态计算模块的PCB级脉冲信号布线延迟控制方法

肖锦鸿

作者信息 +

Author information +

文章历史 +

摘要

针对神经形态计算模块中脉冲信号因印制电路板(PCB)布线差异导致的时序偏移问题，本研究提出一种PCB级布线延迟控制方法。通过建立传播延迟模型，结合等长布线与阻抗匹配策略实施延迟补偿。研究结果表明：64通道仿真中最大偏差由127 ps降至18 ps, 128通道实测延迟标准差为9.8 ps、最大偏差为31 ps,满足神经形态芯片脉冲时序依赖可塑性(STDP)学习机制的时序约束。