楔形沟槽结构Transmon量子比特的表面损耗仿真及分析

Surface Loss Simulation and Analysis of Wedge Trench Geometry Transmon Qubits

摘要

针对超导Transmon量子比特表面损耗优化在传统垂直沟槽结构中逐渐趋于饱和、难以继续提升相干性的难题，提出将楔形沟槽结构引入到Transmon量子比特中，以进一步降低量子比特表面损耗。首先，建立楔形沟槽Transmon的参数化模型，提取侧壁夹角与沟槽深度等关键参数；其次，采用有限元电磁仿真计算不同参数下各界面能量参与比，得到量子比特的总表面损耗的变化趋势；最后，在垂直沟槽深度优化趋于饱和条件下进行对比验证。结果表明，楔形沟槽结构可进一步降低总表面损耗，使表面损耗相关品质因子提升25.4%，为提升量子比特相干性提供新的结构设计途径。

Abstract

To address the challenge that surface loss mitigation in superconducting Transmon qubits becomes progressively saturated in conventional vertical trench geometries, making it difficult to further improve coherence, a wedge trench geometry is introduced into the Transmon qubits to further reduce the surface loss of qubits. Firstly, a parameterized model of the wedge trench Transmon is established, and key geometric parameters, including the sidewall opening angle and trench depth, are identified. Secondly, finite-element electromagnetic simulations are performed to evaluate the interface energy participation ratios under different parameter sets, from which the variation trend of the total surface loss is obtained. Finally, a comparative assessment is carried out under conditions where the vertical trench depth mitigation approaches saturation. The results indicate that the wedge trench geometry further suppresses the total surface loss and improve the surface loss-related quality factor by 25.4%, which provides a new structural design route for enhancing qubit coherence.

Graphical abstract

关键词

超导量子比特 / Transmon量子比特 / 沟槽结构 / 介质损耗 / 电磁仿真 / 品质因子

Key words

superconducting qubits / Transmon qubits / trench geometry / dielectric loss / electromagnetic simulation / quality factor

得益于与半导体技术的兼容性，超导量子计算近年来发展迅速，已成为构建通用量子计算机最具潜力的方案之一。相干性是高质量量子比特的关键判断依据。更长的相干时间有助于提升量子门操作的保真度并增加量子电路的执行深度，这对于实现通用量子计算机至关重要。近年来，超导量子比特的性能在过去20年中提高了几个数量级^[1]。通过持续的技术优化，超导量子比特的相干时间一路攀升，从数百μs量级^[2-3]突破至500 μs^[4]，直至最近突破ms大关，目前最高的超导量子比特相干时间可达到1.68 ms^[5]。在采用超导量子比特的前沿量子纠错实验中，所测得的逻辑错误中约半数与单量子比特的相干性相关^[6]。超导量子比特的相干性会受到多种损耗机制的影响。已有研究表明，表面损耗是制约超导量子比特相干性的主要因素^[7-10]，这是因为表面损耗会降低超导量子比特的品质因子^[11-12]，从而加速退相干过程。在超导量子比特中，表面损耗来源于衬底材料、表面金属和空气之间形成的氧化层：金属—衬底（Metal-Substrate, MS）、衬底—空气（Substrate-Air, SA）和金属—空气（Metal-Air, MA）。这些氧化层中包含的二能级系统（Two-Level System, TLS）缺陷会限制量子比特的相干性。为了定量分析这些缺陷所带来的影响程度，可以通过模拟流经各界面层的电场能量来进行评估^[13]。

研究人员已在抑制表面损耗方面开展了一系列研究，主要包括：处理表面沉积的介电材料、扩大电场参与体积^[14]，以及通过优化量子比特几何结构或采用更先进的表面处理技术^[15]等方法来降低聚集在界面处电场能量。研究表明，通过增大量子比特的物理尺寸或采用更先进的表面处理技术，可以显著提升量子比特的品质因子和相干时间，同时也证明了表面损耗对量子比特性能的重要影响。然而，由于量子比特同时存在多种损耗机制，如准粒子损耗^[16-17]、红外辐射限制^[18-19]、读取诱导耗散^[20]和电磁辐射^[21]等，仅仅通过增大物理尺寸并不能保证量子比特的品质因子和相干时间的持续提升^[22]。而通过刻蚀量子比特暴露于空气下的衬底材料形成沟槽结构可有效降低表面损耗，从而提升量子比特的品质因子和相干时间^[23-24]。沟槽结构能够改变衬底与表面金属之间的有效介电特性，可显著减少积聚在量子比特界面的电场能量：更少的电场线会穿透衬底和表面金属，更多的电场能量被存储在无损耗的真空中，从而降低表面损耗，进而提升量子比特的品质因子与相干时间。在涉及到沟槽结构的表面损耗研究中，表面损耗一般使用能量参与比表示，且沟槽深度与表面的能量参与比之间存在对数依赖关系^[24-26]。因此，单纯增加沟槽深度并不能保证量子比特的相干性持续提升。

目前，已有研究人员开始基于垂直沟槽结构探索新的优化路径。Calusine等^[27]通过在衬底上刻蚀垂直沟槽结构，成功将读取谐振腔的平均品质因子提升至200万以上，并发现沟槽深度达到特定深度后，品质因子不会随着沟槽深度的增加而持续提高。Lahtinen等^[28]系统研究了读取谐振腔中由二能级系统限制的品质因子问题，同时仿真分析了不同沟槽结构对读取谐振腔的影响，发现沟槽深度、中心导体宽度与侧壁夹角的组合能显著提升读取谐振腔的品质因子。Bruno等^[29]采用两种技术来降低表面损耗以实现高品质因子的读取谐振腔：采用额外的衬底表面处理工艺，以减少表面氧化层所带来的TLS损耗；通过Bosch工艺对暴露的衬底材料进行深反应离子刻蚀以形成沟槽结构，在实际工艺过程中发现沟槽侧壁呈现出100 nm的楔形侧壁结构。然而，上述研究并未对楔形沟槽结构进行深入的定量分析，无法明确楔形沟槽结构相较于垂直沟槽结构是否能够进一步降低表面损耗。同时，他们的研究对象主要集中于读取谐振腔结构，并未将楔形沟槽结构应用到量子比特设计上。

受上述研究的启发，提出将楔形沟槽结构引入到超导Transmon量子比特设计中，通过几何构型的参数化建模与三维有限元电磁仿真，系统分析沟槽侧壁夹角对量子比特不同界面的电场分布及能量参与比的影响。仿真结果表明，当沟槽深度达到一定程度后，进一步加深沟槽深度所带来的性能提升变得有限。这也表明，仅依赖沟槽深度优化难以持续降低表面损耗，所以有必要引入新的几何设计自由度以进一步改善器件性能。引入沟槽侧壁夹角可进一步减少表面损耗，从而可提升Transmon的品质因子。量子比特楔形沟槽结构如图1所示。其中：α表示沟槽底部与沟槽侧壁之间的夹角；D表示超导量子比特电容板宽度；d表示沟槽深度；h表示表面金属厚度；t表示界面层的厚度。具体而言，楔形沟槽可使得与TLS损耗相关的Transmon量子比特品质因子在垂直沟槽优化的基础上进一步提升25.4%。

1 理论方法与参数化建模

1.1 理论方法

通过仿真分析Transmon量子比特不同界面处的电场分布，计算界面的能量参与比，定量分析楔形沟槽侧壁夹角与量子比特品质因子之间的关联。能量参与比通过计算量子比特特定界面处存储的电场能量占总能量的比例来确定。然而，由于这些界面层的厚度极薄（小于10 nm），远小于量子比特的典型几何尺寸（大于100 μm），在数值仿真中直接分析特定表面的损耗会产生误差。为解决此问题，采用一种计算超薄界面层有效电场强度的方法。首先，假设电场在界面层厚度t范围内的变化极小，可忽略不计。因此，可将计算电场能量的体积分简化为面积分，同时计算衬底和空气中的电场。有效电场的计算是通过匹配两个介电层边界条件所规定的电场相应分量来实现的。利用电位移的连续性条件，电位移矢量的法向分量在界面层处连续，即满足：

{ϵ}_{\mathrm{1}}{\mathit{E}}_{\perp }^{\left(\mathrm{1}\right)}={ϵ}_{\mathrm{2}}{\mathit{E}}_{\perp }^{\left(\mathrm{2}\right)}（1）

{\mathit{E}}^{\left(\mathrm{1}\right)}={\mathit{E}}_{\perp }^{\left(\mathrm{1}\right)}+{\mathit{E}}_{\Vert }^{\left(\mathrm{1}\right)}=\frac{{ϵ}_{\mathrm{2}}}{{ϵ}_{\mathrm{1}}}{\mathit{E}}_{\perp }^{\left(\mathrm{2}\right)}+{\mathit{E}}_{\Vert }^{\left(\mathrm{2}\right)}（2）

式中：{ϵ}_{\mathrm{1}}表示界面层中的介电常数；{ϵ}_{\mathrm{2}}表示仿真实际所用介电材料中的介电常数；{\mathit{E}}^{\left(\mathrm{1}\right)}表示界面层中的有效电场强度；{\mathit{E}}^{\left(\mathrm{2}\right)}表示仿真实际所用介电材料中的有效电场强度；{\mathit{E}}_{\perp }^{\left(\mathrm{1}\right)}与{\mathit{E}}_{\perp }^{\left(\mathrm{2}\right)}、{\mathit{E}}_{\Vert }^{\left(\mathrm{1}\right)}与{\mathit{E}}_{\Vert }^{\left(\mathrm{2}\right)}分别表示垂直于、平行于界面处的电场分量。

在计算各界面层的能量参与比P_i 时，假定电场强度在整个界面层厚度t_i 上是均匀的，随后对相应界面进行面积分：

P_i\approx \frac{t_i{ϵ}_{\mathrm{1}}\int {\left|{\mathit{E}}^{\left(\mathrm{1}\right)}\right|}^{\mathrm{2}}\mathrm{d}s}{W}（3）

W=\iiint \mathit{E}\cdot {\mathit{E}}^{\mathit{*}}\mathrm{d}V（4）

式中：i表示3种界面层（MS、SA和MA）；t_i 表示超薄界面层的厚度；ds表示简化后界面的面积分；W表示系统中的总能量；{\mathit{E}}^{\mathbf{*}}表示电场\mathit{E}的共轭；dV表示Transmon量子比特整体模型的体积分。

与TLS损耗相关的量子比特品质因子Q_TLS是评估量子比特表面损耗的常用指标，与能量参与比之间满足以下关系：

Q_{\mathrm{T}\mathrm{L}\mathrm{S}}^{-\mathrm{1}}=\sum _i{P}_i\mathrm{t}\mathrm{a}\mathrm{n}{\delta }_i（5）

式中，tan δ_i 表示第i个界面层的损耗角正切值，该值受制备工艺的影响，在仿真中通常设置为固定值。

1.2 参数化建模

所有仿真和结果均通过Ansys HFSS软件完成。Transmon具有良好的相干性且易于耦合与读取，是目前超导量子计算中应用最广泛的量子比特方案。因此，本文中的量子比特模型采用Transmon结构。得益于高阻硅材料具有低介质损耗的特性，选用高阻硅作为衬底材料，并采用铝作为其表面的金属层材料。

HFSS中设计的仿真模型包含以下部分：厚度为425 µm的硅衬底、厚度为200 nm的铝薄膜、不同沟槽深度d、不同沟槽侧壁夹角α，以及Transmon量子比特结构。其中：Transmon的共面波导腔尺寸为625×625 µm²；两个电容极板的尺寸均为425×90 µm²；极板间距为30 µm。量子比特几何参数如图2所示。对于约瑟夫森结的建模，选取集总RLC边界（图2中的红色方块），其电感参数设为15 nH，电容参数设为2 fF，以此开展仿真计算。

根据式（3）所示，表面损耗对应的能量参与比P_i 计算需要获知3种界面的电场强度、介电常数及厚度。界面的电场强度可通过HFSS电磁仿真获得。本文所涉及的所有界面层参数均引用自现有关于硅衬底上铝薄膜的研究数据^[30-32]。由于本文选取表面金属材料为铝，衬底材料为硅，MS和SA界面的实际物理来源具体为铝/硅界面的原生氧化层或界面非晶层，介电常数的取值为{ϵ}_{\mathrm{M}\mathrm{S}}={ϵ}_{\mathrm{S}\mathrm{A}}=\mathrm{9.8}；MA界面的主要物理来源为金属铝的表面氧化层以及吸附层，仿真中介电常数的取值为{ϵ}_{\mathrm{M}\mathrm{A}}=\mathrm{3.8}。这3种界面的介电常数设置与文献[30]中的参数保持一致。3种界面的厚度分别设置为t_{\mathrm{M}\mathrm{S}}=t_{\mathrm{S}\mathrm{A}}=\mathrm{4}\mathrm{n}\mathrm{m}，t_{\mathrm{M}\mathrm{A}}=\mathrm{7}\mathrm{n}\mathrm{m}，这与文献[32]中的参数保持一致。假设空气环境（低温真空）是无损耗的，SM、SA和MA界面的tan δ_i 被认为是相等的，均取值为10³，该取值在文献[22]的合理范围内。硅衬底的介电常数{ϵ}_{\mathrm{s}\mathrm{i}}=\mathrm{11.7}，真空的介电常数{ϵ}_{\mathrm{a}\mathrm{i}\mathrm{r}}=\mathrm{1}。

为探究楔形沟槽结构相对于垂直沟槽结构的优化效果。首先，对垂直沟槽结构进行参数化建模，作为后续对比的基准。通过改变垂直沟槽的深度，系统研究Transmon表面损耗的变化规律。采用有限元法分析垂直沟槽结构中的电场能量分布，该仿真方法能精确解析复杂几何结构界面处的电场特性。仿真模型以及采用有限元对量子比特的网格划分如图3所示（沟槽深度为6 µm），网格在电容极板边缘、沟槽侧壁及拐角等强场梯度区域进行局部加密，以提高界面电场提取精度。

为得到结构的本征电场模式，HFSS采用特征模（Eigenmode）求解：最小搜索频率设置为1 GHz，求解模态数设置为1。在自适应网格迭代过程中，最大迭代次数设置为30，并以“相邻两次自适应迭代的本征频率相对变化不超过0.1%”作为频率收敛判据，满足该条件后停止迭代并输出电场结果。

基于上述垂直沟槽仿真模型，在0.2~10 µm沟槽深度的范围内，模拟仿真3种界面的能量参与比变化趋势，如图4（a）所示。结果表明，当沟槽深度增大至6 µm后，3种界面能量参与比的下降速率逐渐趋于饱和。量子比特的相关品质因子Q_TLS与沟槽深度之间的关系如图4（b）所示。结果表明，随着沟槽深度的增加，Q_TLS呈现单调递增特性，且当沟槽深度达到6 µm时，Q_TLS的增加幅度逐渐变缓，此时Q_TLS相较于不进行刻蚀衬底操作的平面Transmon量子比特，提升了127.88%。

结合图4分析可知，沟槽深度增加达到6 µm时，沟槽深度对表面损耗的优化效果逐渐趋于饱和。这一发现表明，单纯增加沟槽深度已不是进一步提升相干性的有效途径。然而，目前缺乏对沟槽侧壁夹角α的定量分析。因此，在垂直沟槽结构的基础上引入夹角α，通过建模和仿真定量分析α与表面损耗的关系。

2 仿真分析

2.1 楔形沟槽结构的定量分析

后续仿真中将沟槽深度固定为6 µm，以专注于分析侧壁夹角α对表面损耗的优化效果。所有与Transmon相关的其他参数均与垂直沟槽结构的仿真设置保持一致。初步随机选取3个夹角α进行仿真，如表1所示。其中，P_MS、P_SA和P_MA分别表示金属—衬底、衬底—空气以及金属—空气界面处的能量参与比，用于量化不同界面对TLS表面损耗的贡献。

结果表明，在垂直沟槽结构基础上引入沟槽侧壁夹角α可进一步降低界面的能量参与比，进而提升量子比特的品质因子Q_TLS。这证明将α作为关键设计变量进行系统性研究的价值。为此，将α作为自变量纳入表面损耗的定量分析。同时，固定沟槽深度、电容几何尺寸与约瑟夫森结电感等参数，通过单一变量法，系统改变α的取值，以研究其对界面电场能量分布及品质因子的影响。

由于侧壁夹角α的大小与沟槽深度及电容极板宽度相关，需确定仿真中α的取值范围。单个电容极板的宽度为D（取值为90 µm），沟槽深度为d。由于楔形结构需要从两侧向衬底内侧进行刻蚀，根据三角函数关系，tan α值为沟槽深度d与电容极板半宽度D/2之比，即tan α=2d/D。当沟槽深度固定为6 µm时，tan α_min=12/90，即在理想情况下最小夹角α_min可达7.6°。实际中电容极板需保留部分衬底作为支撑，因此在建模时保留一定厚度的衬底，将α范围限定在15°~90°区间内进行仿真。

界面能量参与比随α的变化关系如图5（a）所示。结果表明，随着α的逐渐减小，MS界面的能量参与比单调递减降低，而SA界面的参与比相应增加。值得注意的是，在α逐渐减小的过程中，MS界面参与比的下降幅度显著大于SA界面参与比的增长幅度。根据表面损耗与参与比的关系式（5），上述变化导致界面的总参与比下降，因此量子比特的品质因子Q_TLS随之增加。

然而，当α减小至30°时，SA界面参与比的增长幅度相较于MS/MA界面参与比的降低幅度逐渐占据主导地位。此时如果再进一步减少α时，界面总参与比开始增加，导致Q_TLS出现下降，如图5（b）所示，此时对应的Q_TLS相较于垂直沟槽侧壁，提升了32.09%。上述结果证实，α对界面能量参与比的调控机制表现出显著的依赖性。当垂直沟槽结构达到优化极限时，通过引入侧壁夹角α形成楔形沟槽结构可以进一步降低界面的损耗，从而提升量子比特的品质因子。

2.2 楔形沟槽结构的最优角度分析

当沟槽的深度发生变化时，对最小表面损耗对应的角度30°是否会发生改变尚不明确。因此，为探究最小损耗对应角度与沟槽深度的关系，在不同的沟槽深度下引入变量α，通过建模和仿真确定不同的沟槽深度下α与表面损耗的关系。本文除6 µm沟槽深度外，另选取5、7和8 µm沟槽深度进行仿真，其他Transmon的相关参数均与第2.1节保持一致。

图6展示了固定沟槽深度分别为5、7和8 µm时，Transmon界面参与比及品质因子随夹角α的变化规律。在不同沟槽深度下，3个界面参与比的变化趋势保持一致：MS与MA界面的参与比均随α减小而单调递减，而SA界面的参与比随α减小而单调递增。根据式（5）并结合图6的仿真结果，在这3种沟槽深度下，界面总参与比均在30°时达到最小，相应的Q_TLS在此处取最大值。这一现象与沟槽深度为6 µm的结论相符，表明最优夹角α对沟槽深度变化并不敏感。

综上，在5、6、7和8 µm这4种不同沟槽深度下，3个界面能量参与比与Q_TLS的变化曲线具有相似性，界面的总损耗均在30°时达到最小值。由此可得，最优夹角α对沟槽深度的变化并不敏感。而且，对应的Q_TLS在此处取最大值。相较于垂直沟槽结构，4种不同的沟槽深度5、6、7和8 µm在侧壁夹角为30°时，Q_TLS分别可以提升17.08%、32.09%、30.66%和21.88%。经过几何平均计算，楔形沟槽结构平均提升性能约25.4%。因此，当沟槽深度对Transmon表面损耗的优化效果达到饱和时，可通过引入侧壁夹角形成楔形沟槽结构来进一步优化量子比特的品质因子。

2.3 电容几何参数对楔形沟槽结构的影响分析

Transmon量子比特的电容几何尺寸直接影响其电荷能量，是设计过程中需要重点考量的几何参数。为研究楔形沟槽结构中电容几何参数对界面能量参与比的影响，进一步改变电容极板的尺寸。基于第2.1节的研究基础，将沟槽深度固定为6 µm，电容极板尺寸分别设定为455×90、425×90和395×90 µm²，其他参数均与第2.1节保持一致，以此来系统分析电容极板所带来的影响。

图7展示了沟槽深度为6 µm时，3种不同电容极板尺寸下Transmon的界面参与比与Q_TLS变化情况。MS界面的参与比随侧壁夹角的减小而逐渐降低，这主要是由于随着侧壁夹角的减小，电容极板下面的衬底材料逐渐减少，导致更多电场能量保存在真空中。与此同时，3种界面的面积随着电容极板尺寸的增加逐渐增加。由于电场边缘效应的存在，电场分布集中在电容极板的边缘部分，因此导致MS界面参与比的下降、SA界面参与比的增加。当侧壁夹角减少至30°后，SA界面的增加趋势超过MS界面的下降趋势占据主导，进而导致界面的总参与比开始上升。随着电容极板面积的增大，Q_TLS呈现出增加的趋势，这与文献[27]发现的规律相同。然而，3种界面能量参与比的变化趋势以及Q_TLS与侧壁夹角之间的变化规律不会随着Transmon量子比特的电容几何参数变化而发生改变，这与第2.2节所得到的规律相同。

3 结束语

针对不同楔形沟槽结构对Transmon表面损耗的影响，开展了定量研究。基于有限元法，系统仿真并分析了沟槽侧壁夹角与沟槽深度对表面损耗的关系。仿真结果表明，在优化已达饱和的垂直沟槽基础上，引入侧壁夹角形成楔形沟槽，可通过将界面处的电场能量从高损耗的介质层有效地再分布至低损耗区域，从而显著降低整体表面损耗，最终将Transmon的品质因子提升约25.4%。此外，还探究了不同参数对于楔形结构的影响，通过改变沟槽深度以及电容极板的尺寸来对楔形沟槽结构进行分析，结果显示，沟槽深度以及电容极板的尺寸只会影响界面参与比与品质因子的大小，对夹角变化趋势并没有影响。本研究对进一步提升超导量子比特的相干性、推动高性能量子芯片的发展具有重要的参考价值。同时，后续工作还可进一步研究界面层的不同参数、电容极板边缘圆角化、沟槽底部形貌以及多参数联合优化等因素对表面参与比的影响，从而在更高维度的参数空间中探索降低表面相关损耗的结构设计策略。

参考文献

[1] DEVORET M H， SCHOELKOPF R J. Superconducting circuits for quantum information： an outlook［J］. Science， 2013，339（6124）：1169-1174.

[2] ZHOU X J， LI X H， CHEN Q F， et al. Electron charge qubit with 0.1 millisecond coherence time［J］. Nature Physics， 2024，20（1）：116-122.

[3] PLACE A P M， RODGERS L V H， MUNDADA P， et al. New material platform for superconducting transmon qubits with coherence times exceeding 0.3 milliseconds［J］. Nature Communications， 2021，12：No.1779.

[4] WANG C L， LI X G， XU H K， et al. Towards practical quantum computers： transmon qubit with a lifetime approaching 0.5 milliseconds［J］. npj Quantum Information， 2022，8：No.3.

[5] BLAND M P， BAHRAMI F， MARTINEZ J G C， et al. 2D transmons with lifetimes and coherence times exceeding 1 millisecond［DB/OL］. （2025-03-19）［2025-12-25］.

[6] COLLABORATORS G Q A A. Quantum error correction below the surface code threshold［J］. Nature， 2024，638（8052）：920-926.

[7] WENNER J， BARENDS R， BIALCZAK R C， et al. Surface loss simulations of superconducting coplanar waveguide resonators［J］. Applied Physics Letters， 2011，99（11）：No.113513.

[8] GEERLINGS K， SHANKAR S， EDWARDS E， et al. Improving the quality factor of microwave compact resonators by optimizing their geometrical parameters［J］. Applied Physics Letters， 2012，100（19）：No.192601.

[9] MEGRANT A， NEILL C， BARENDS R， et al. Planar superconducting resonators with internal quality factors above one million［J］. Applied Physics Letters， 2012，100（11）：No.113510.

[10] QUINTANA C M， MEGRANT A， CHEN Z， et al. Characterization and reduction of microfabrication-induced decoherence in superconducting quantum circuits［J］. Applied Physics Letters， 2014，105（6）：No.062601.

[11] BARENDS R， BASELMANS J J A， HOVENIER J N， et al. Niobium and tantalum high Q resonators for photon detectors［J］. IEEE Transactions on Applied Superconductivity， 2007，17（2）：263-266.

[12] TSIOUTSIOS I， SERNIAK K， DIAMOND S， et al. Free-standing silicon shadow masks for transmon qubit fabrication［J］. AIP Advances， 2020，10（6）：No.065120.

[13] MURRAY C E. Material matters in superconducting qubits［J］. Materials Science and Engineering： R： Reports， 2021，146：No.100646.

[14] BARENDS R， KELLY J， MEGRANT A， et al. Coherent Josephson qubit suitable for scalable quantum integrated circuits［J］. Physical Review Letters， 2013，111（8）：No.080502.

[15] DIAL O， MCCLURE D T， POLETTO S， et al. Bulk and surface loss in superconducting transmon qubits［J］. Superconductor Science and Technology， 2016，29（4）：No.044001.

[16] SUN L， DICARLO L， REED M D， et al. Measurements of quasiparticle tunneling dynamics in a band-gap-engineered transmon qubit［J］. Physical Review Letters， 2012，108（23）：No.230509.

[17] WANG C， GAO Y Y， POP I M， et al. Measurement and control of quasiparticle dynamics in a superconducting qubit［J］. Nature Communications， 2014，5：No.5836.

[18] BARENDS R， WENNER J， LENANDER M， et al. Minimizing quasiparticle generation from stray infrared light in superconducting quantum circuits［J］. Applied Physics Letters， 2011，99（11）：No.113507.

[19] CÓRCOLES A D， CHOW J M， GAMBETTA J M， et al. Protecting superconducting qubits from radiation［J］. Applied Physics Letters， 2011，99（18）：No.181906.

[20] REED M D， DICARLO L， JOHNSON B R， et al. High-fidelity readout in circuit quantum electrodynamics using the Jaynes-cummings nonlinearity［J］. Physical Review Letters， 2010，105（17）：No.173601.

[21] SANDBERG M， VISSERS M R， OHKI T A， et al. Radiation-suppressed superconducting quantum bit in a planar geometry［J］. Applied Physics Letters， 2013，102（7）：No.072601.

[22] WANG C， AXLINE C， GAO Y Y， et al. Surface participation and dielectric loss in superconducting qubits［J］. Applied Physics Letters， 2015，107（16）：No.162601.

[23] GAMBETTA J M， MURRAY C E， FUNG Y K K， et al. Investigating surface loss effects in superconducting transmon qubits［J］. IEEE Transactions on Applied Superconductivity， 2017，27（1）：No.1700205.

[24] JIANG Y Y， DENG C Q， FAN H， et al. Advancements in superconducting quantum computing［J］. National Science Review， 2025，12（8）：No.nwaf246.

[25] MURTHY A A， BAL M， BEDZYK M J， et al. Identifying materials-level sources of performance variation in superconducting transmon qubits［DB/OL］. （2025-06-02）［2025-12-25］.

[26] MURRAY C E. Analytical modeling of participation reduction in superconducting coplanar resonator and qubit designs through substrate trenching［J］. IEEE Transactions on Microwave Theory and Techniques， 2020，68（8）：3263-3270.

[27] CALUSINE G， MELVILLE A， WOODS W， et al. Analysis and mitigation of interface losses in trenched superconducting coplanar waveguide resonators［J］. Applied Physics Letters， 2018，112（6）：No.062601.

[28] LAHTINEN V， MÖTTÖNEN M. Effects of device geometry and material properties on dielectric losses in superconducting coplanar-waveguide resonators［J］. Journal of Physics： Condensed Matter， 2020，32（40）：No.405702.

[29] BRUNO A， DE LANGE G， ASAAD S， et al. Reducing intrinsic loss in superconducting resonators by surface treatment and deep etching of silicon substrates［J］. Applied Physics Letters， 2015，106（18）：182601.

[30] MARTINIS J M. Optimal design of a superconducting transmon qubit with tapered wiring［DB/OL］. （2021-04-04）［2025-12-25］.

[31] SAVOLA N. Design and modelling of long-coherence qubits using energy participation ratios［D］. Espoo， Finland： Aalto University， 2023：1-80.

[32] BIZNÁROVÁ J， OSMAN A， REHNMAN E， et al. Mitigation of interfacial dielectric loss in aluminum-on-silicon superconducting qubits［J］. npj Quantum Information， 2024，10：No.78.

基金资助

河南省重大科技专项(221100210400)