基于Vitis HLS的FIR滤波器设计及其性能分析

摘要

针对硬件开发过程中存在编程效率低、开发难度高及Vivado HLS资源使用率高等问题，利用Vivado及Vitis HLS平台设计并实现了基于127阶Hamming窗的流水线式直接型并行结构有限冲激响应滤波器，在Vivado Simulator环境下对比了HDL FIR IP、HLS FIR IP与XILINX FIR IP的滤波表现，详细分析了不同实现方式在资源使用率、时序、功耗、执行时间等方面的差异。实验结果表明：在相同条件下HLS FIR IP相较HDL FIR IP及XILINX FIR IP的资源使用率降低了1%，执行时间分别降低了24.5%、808.2%，且代码量节省了98.5%。以本文实验方法为基础与前人工作进行对比，客观分析了在一定条件下不同开发平台及方式的效率差异，结果表明本文设计方法可显著降低逻辑单元和存储资源的使用率，并提升开发效率。

关键词

天文信息技术 / 高层次综合 / FIR滤波器 / Vitis HLS / Verilog

基金资助

国家重点研发计划项目(2021YFC2203502,2022YFF0711502); 国家自然科学基金项目(12173077,12073067,12003062); 新疆维吾尔自治区天山创新团队计划项目(2022D14020); “天山英才”培养计划项目(2022TSYCCX0095); 中国科学院科研仪器设备研制项目(PTYQ2022YZZD01);中国科学院天文台站设备更新及重大仪器设备运行专项经费;中国科学院“西部之光”人才培养引进计划项目(2022-XBQNXZ-012); 国家天文科学数据中心; 新疆维吾尔自治区自然科学基金项目(2022D01A360)