Gen3 SRIO交换芯片功能测试系统设计

Design of Functional Testing System for Gen3 SRIO Switch Chip

摘要

系统级测试作为功能测试的一种形式， 用于发掘在特定应用场景下芯片潜在的“边际”缺陷。为满足国产第三代串行RapidIO（Generation3 Serial RapidIO， Gen3 SRIO）交换芯片BRXS2448RH系统级测试需要， 设计了功能测试系统。阐述了功能测试系统各模块具体实现方案， 基于方案完成了测试系统原理图和印制电路板设计。BRXS2448RH可原位替代瑞萨电子（Renesas Electronics Corporation）RXS2448 Gen3 SRIO交换芯片。以RXS2448为标准测试对象， 验证了功能测试系统各模块功能。RXS2448在功能测试系统上可正确启动并稳定运行。分别通过JTAG和I2C接口可实现对RXS2448功能配置和状态查看， SRIO接口通信速率支持12.500 0 Gbaud。

Abstract

Functional testing in the form of a system-level test is used to uncover potential marginal defects under certain application scenarios. In this paper， to meet the requirements of system-level test for the domestic Generation3 serial RapidIO（SRIO） switching chip named BRXS2448RH， the functional testing system is designed. The specific implementation strategies of each module are elaborated for the functional testing system， culminating in the development of its schematic diagram and PCB layout based on the proposed scheme. BRXS2448RH can be used as a drop-in replacement for the Generation3 serial RapidIO switching chip named RXS2448 that is launched by Renesas Electronics Corporation. The validation of each module is conducted with RXS2488 as the standard test subject for the functional testing system. The RXS2448 device demonstrates successful initialization and stable operation within the functional testing system. Functional configuration and status monitoring can be achieved through JTAG and I2C interfaces respectively， and the SRIO interface is capable of maintaining reliable communication at 12.500 0 Gbaud.

Graphical abstract

关键词

Gen3 SRIO / 交换芯片 / BRXS2448RH / RXS2448 / 系统级测试

Key words

Gen3 SRIO / switching chip / BRXS2448RH / RXS2448 / system-level test

0 引　言

串行RapidIO（Serial RapidIO， SRIO）是国际上专为嵌入式领域开发的标准互连技术， 具有高带宽、 高灵活性、 低引脚数、 低延迟、 高可靠、 DMA传输模式、 点对点对等通信等特点^［1‐3］。基于上述特点， SRIO作为一种高性能互连技术常被应用于实时信号处理系统和机载航电系统， 以满足高吞吐量数据传输需求^［4‐6］。SRIO网络主要包括终端器件、 交换器件和桥接器件三类^［7‐10］。高性能系统级芯片（System on Chip， SoC）、 数字信号处理器（Digital Signal Processor， DSP）和可编程门阵列（Field-Porgrammable Gate Array， FPGA）可用作SRIO终端器件， SRIO接口在其中以外设或IP形式存在。SRIO终端器件之间互连主要通过SRIO交换器件实现。国外SRIO交换器件主要有瑞萨电子推出的Gen2 SRIO交换芯片CPS1848、 CPS1432和Gen3 SRIO交换芯片RXS1632、 RXS2448。近年来， 国内各厂家也相继推出了SRIO交换芯片， 如天津市滨海新区信息技术创新中心于2018年研发的Gen2 SRIO交换芯片NRS1800， 以及中国电科网络通信研究院于2022年推出的Gen2 SRIO交换芯片JYCSW1848。北京微电子技术研究所（Beijing Microelectronics Technology Institute， BMTI）正在研制宇航用抗辐射Gen3 SRIO交换芯片BRXS2448RH。

针对芯片研发和量产的各个环节， 搭建测试平台从多个维度对芯片进行测试验证是保证芯片质量的关键。芯片测试验证方法主要包括设计验证、 原型验证^［11］、 ATE测试^{［12‐13］}、 系统级测试^［14］， 各种测试方法相互补充保障芯片质量。作为功能测试的一种形式， 系统级测试一般作为终测的补充测试， 模拟真实终端用户使用场景， 发掘在特定应用场景下芯片潜在的“边际”缺陷。在半导体领域， “边际”缺陷与先进纳米节点器件制造中光学光刻和工艺变异控制的固有极限密切相关， 具有随机发生、 潜在影响器件质量的特点。本文针对国产Gen3 SRIO交换芯片BRXS2448RH系统级测试需求， 设计了功能测试系统。BRXS2448RH可原位替代瑞萨电子Gen3 SRIO交换芯片RXS2448。结合实际芯片研发流程， 测试系统需在BRXS2448RH流片之前完成设计和验证。测试系统设计完成之后， 本文以RXS2448作为标准测试对象， 对测试系统开展了功能和性能验证。

1 功能测试系统方案设计

1.1 BRXS2448RH基本功能介绍

BRXS2448RH是一款兼容RapidIO 3.2规范的网络交换芯片， 支持多个具有SRIO接口器件的互连， 实现RapidIO数据包的收发和路由。BRXS2448RH主要由SRIO端口、 交换网络、 时钟管理、 复位管理、 电源管理、 I2C接口和JTAG接口等部分构成。BRXS2448RH最多支持24个SRIO端口， 48个全双工通道， 端口宽度支持4x、 2x， 1x 3种模式， 单通道支持1.2500、 2.5000、 3.1250、 5.0000、 6.2500、 10.3125、 12.5000 Gbaud 7种数据传输速率， 支持I2C和JTAG 2种管理接口。I2C接口支持主、 从两种模式。通过I2C和JTAG接口可实现内部寄存器配置和状态查看。

BRXS2448RH支持多种PRBS码型产生和校验， 支持数字设备回环（Digital Equipment Loopback， DLB）、 线路回环（Line Loopback， LLB）、 串行器/解串器线回环（SerDes Line Loopback， SLLB）和串行器/解串器串行回环（SerDes Serial Loopback， SSLB）4种环回模式。BRXS2448RH每个SRIO端口的发送通道集成一个调试包生成器， 若没有可用的外部终端器件， 调试包生成器提供了一种手动创建RapidIO数据包的方式。与此对应， 每个SRIO端口的接收通道集成数据包捕获器， 用于捕获RapidIO数据包。BRXS2448RH参考时钟频率支持100 MHz和156.25 MHz。参考时钟速率为100 MHz时， 不支持以10.312 5 Gbaud速率通信。BRXS2448RH系统框图如图 1 所示。

1.2 BRXS2448RH上电启动过程

BRXS2448RH上电启动过程如下： 1） 初始配置信息获取； 2） 选择性执行I2C启动； 3） 锁相环上电后锁定， 内核逻辑开始运行； 4） SerDes复位， 各通道启动； 5） SRIO端口初始化， 若初始化成功， 根据应用需要即可通过SRIO端口与链路对端器件进行通信。

1.3 总体方案设计

测试系统命名为第三代串行RapidIO测试平台（Serial RapidIO Gen3 Testing Platform， SRTP3）， 下文以SRTP3作为测试系统简称进行描述。SRTP3系统架构框图如图 2 所示。

正确完成上电启动过程是BRXS2448RH正常工作的前提， 当BRXS2448RH正常工作以后才可进一步对其功能和性能进行测试。除了可以进行基本功能测试之外， 测试系统还需满足SRIO信号眼图测试、 误码率测试和协议一致性测试需求。

测试系统功能模块包括电源模块、 时钟产生模块、 主控模块、 上电配置模块、 I2C接口、 JTAG接口、 SRIO接口、 电流监测模块。电源、 时钟模块为测试系统提供符合要求的电源和参考时钟。上电配置模块和I2C接口用于支持Gen3 SRIO交换芯片完成上电启动过程。在Gen3 SRIO交换芯片上电启动过程中， 若不执行I2C启动过程， 则芯片启动后的状态只由初始配置电平决定。通过I2C或JTAG接口可在芯片启动后重写初始配置信息， 使芯片按指定工作模式运行。SRIO接口用于支持SRIO信号眼图测试、 误码率测试和协议一致性测试。BRXS2448RH工作时， 电流监测模块用于监测各电源轨工作电流， 评估芯片功耗。主控模块负责控制测试系统其它各模块有序运行。主控模块需具备GPIO接口、 I2C接口、 ADC和UART接口。其中， GPIO接口用于处理测试系统中的使能信号和状态信号， I2C接口用于配置SRIO交换芯片和时钟产生模块等使用I2C接口的器件， UART接口用于打印测试系统状态信息以及发送控制指令， ADC用于采集BRXS2448RH工作时消耗的电流信息。由于主控模块在测试系统中主要起到控制作用， 因此， 主控模块使用微控制器为核心即可满足测试需求^［15］。测试系统选择STM32F207微控制器为主控模块的核心， 封装形式为UFBGA176， 最大主频120 MHz， 具备136个切换速率为60 MHz的GPIO接口， 标称接口电平3.3 V， 具备多个I2C和UART接口， 3个12位ADC等其它外设资源， 满足测试系统使用需求。

1.4 SRIO接口模块设计

由于目前FPGA、 DSP和SOC只支持Gen2 SRIO端口， 最大通信速率为6.2500 Gbaud^{［16‐18］}， 不能直接用于验证BRXS2448RH全部端口以12.5000 Gbaud速率运行时的工作状态。为此， 除BRXS2448RH之外， SRTP3再部署一颗RXS1632， 通过RXS1632将终端器件6.2500 Gbaud数据包转换为12.5000 Gbaud后发送至BRXS2448RH。RXS1632最大支持16个端口、 32个通道。SRIO接口拓扑可参见图 2 所示。BRXS2448RH和RXS1632之间选择两个4x端口互连。考虑到需要与其它板卡和设备互连， 其余SRIO端口分别使用QSFP28、 QSFP+光模块和SMA连接器引出。

1.5 上电配置模块设计

上电配置模块需要为BRXS2448RH和RXS1632分别提供上电配置信号。所有上电配置电平必须在复位信号RSTn无效前建立并稳定保持10个参考时钟周期。当复位信号RSTn无效后， 所有上电配置电平必须继续保持100个参考时钟周期， 之后配置电平将不再被读取， 也不会再对芯片的工作状态产生影响。上电配置模块采用拨码开关结合电阻阵列实现。默认状态下， 拨码开关处于断开状态， 初始配置电平经过电阻被上拉或下拉到指定状态。如果需要更改初始配置信息， 将拨码开关闭合即可实现配置电平切换。BRXS2448RH上电配置信号如表 1 所示。

1.6 JTAG接口电路设计

JTAG接口电路可支持RapidFET JTAG 10×N和RapidView两种调试工具。对于RapidFET JTAG 10×N调试工具， 选择适配该调试器接口的连接器， 将Gen3 SRIO交换芯片的JTAG管脚正确接到该连接器上。使用时， 将调试器接口插入连接器， 通过上位机软件对器件进行配置和调试。RapidView软件需通过FT4232桥接芯片访问BRXS2448RH和RXS1632。FT4232支持一路USB输入接口， 四路默认为UART模式的输出接口。其中， 第一和第二路输出接口支持JTAG协议和I2C协议。RapidView软件运行时会自动配置FT4232第一路输出为JTAG接口， 因此， SRTP3选择将FT4232第一路输出接口与Gen3 SRIO交换芯片JTAG接口互连。电脑与SRTP3 USB调试接口之间使用USB数据线连接即可使用RapidView软件进行调试。JTAG接口电路如图 3 所示。

信号EN_JTAG_SW_USB_n选择需要接入到调试链路的JTAG调试工具。低电平选择RapidView， 高电平选择RapidFET JTAG 10×N。信号EN_JTAG_SW1_n选择是否将BRXS2448RH接入JTAG链路， 低电平选择接入， 高电平选择不接入。信号EN_JTAG_SW2_n选择是否将RXS1632接入JTAG链路， 控制逻辑与EN_JTAG_SW1_n一致。当只选择BRXS2448RH或RXS1632接入JTAG链路时， 三态门用于隔离未接入芯片对JTAG链路的影响。信号OE1和OE2分别为三态门的使能信号， 使能信号为高电平有效。

1.7 I2C接口电路设计

当BRXS2448RH和RXS1632作为I2C从机时， 设计3种I2C主机接口方案。1） 用户模式1： 对RapidView功能进行拓展， 将FT4232第二路输出作为I2C主机接口。该方案具备良好的人机交互性， 适用于现场功能调试和工作状态查看； 2） 用户模式2： 将BRXS2448RH和RXS1632 I2C管脚引出至连接器， 直接接入成熟的I2C调试工具， 可保证I2C主机硬件正常的前提下， 排除因配置程序引起的问题； 3） MCU模式： 使用MCU作为I2C主机， 在MCU控制下实现BRXS2448RH和RXS1632上电后快速配置启动。基于UART接口可定义一套指令集， 上位机通过UART接口向MCU发送指令， MCU解析指令后通过I2C接口对BRXS2448RH和RXS1632进行指定操作。当BRXS2448RH和RXS1632作为I2C主机时， 从EEPROM中主动加载配置信息启动， SRTP3选用双字节寻址EEPROM。I2C接口电路如图 4 所示。

MCU根据控制信号MC_CONFIG_DIS和SW_I2C_SEL的状态， 将指定的I2C主机接口选通。3种I2C主机接口在同一时刻只能有一路处在工作状态。信号MC_CONFIG_DIS用于选择MCU模式或用户模式， MC_CONFIG_DIS为0时， 选择MCU模式； MC_CONFIG_DIS为1时， 选择用户模式。若选择用户模式， 再进一步使用SW_I2C_SEL信号在用户模式1和用户模式2之间进行选择。当SW_I2C_SEL为0时， 选择用户模式1； 当SW_I2C_SEL为1时， 选择用户模式2。EN_I2C_SW1和EN_I2C_SW2信号为高电平有效， 分别用于打开BRXS2448RH和RXS1632的I2C接口缓存器， 同一时刻只允许其中一个信号为有效状态。

1.8 时钟产生模块设计

测试系统中需要被提供参考时钟的器件包括： BRXS2448RH、 RXS1632、 MCU和FT4232桥接芯片。BRXS2448RH和RXS1632各需两路差分参考时钟， 电气规范如表 2 所示， 单位V_PP表示电压峰峰值， VP和VPH的释义见1.9节。选择瑞萨电子8T49N242-999时钟生成器为Gen3 SRIO交换芯片提供参考时钟。该时钟生成器可输出四路差分时钟信号， 输出时钟频率范围为8 kHz~1 GHz， 时钟频率和电平规格由MCU通过I2C总线配置。该时钟生成器配置信息掉电后丢失， 每次上电后需要MCU重新配置。时钟生成器参考时钟由40 MHz晶振提供。

MCU参考时钟为20 MHz， FT4232桥接芯片参考时钟为12 MHz， 分别使用外部晶振提供。SRTP3时钟系统框图如图 5 所示。

1.9 电源模块设计

参考RXS2448功耗指标对SRTP3电源系统进行设计， RXS2448数据手册提供了额定电压和工作电流， 如表 3 所示。

RXS2448功耗与其SRIO端口工作速率有关， 其它条件一定时， 功耗随SRIO端口工作速率增大而增大。

表 3 中工作电流是在最大容许工作电压、 48个通道满流量通信的条件下给出。其中， 典型工作电流是在典型工艺角和65 ℃结温条件下给出， 最大工作电流是在最差工艺角和110 ℃结温条件下给出。由表 3 可以看出， RXS2448所需电源呈现低电压、 大电流特点。VDD和VP电源要求最大误差小于2.5%， VP最大容许交流噪声为0.04 V_PP。VPH电源要求最大误差小于5%， 最大容许交流噪声为3% VPH。设计SRTP3电源系统， 支持两种供电方案。方案1： 将外部输入电源经板级稳压模块转换后为负载供电； 外部输入电源由商用电源模组通过ATX24连接器提供， 分别为SRTP3提供5 V待机电源（+5V_SB）和12 V负载电源。当商用电源模组输入端接通220 V交流电后， 默认输出+5V_SB电源。先使用+5V_SB电源为主控模块供电， MCU启动后进行必要的初始化工作， 然后控制12 V负载电源输出。考虑系统额定电流较大， 为提高电源效率， 选择只使用一级BUCK变换器将12 V输入电压变换至0.9、 1.8和3.3 V负载电压。BUCK变换器在MCU控制下， 按系统所需上电时序为负载供电。BUCK变换器需具备 输出电流大、 参考电压低、 输出使能控制、 输出状态指示和补偿电源和负载之间地平面压降的能力。ADI公司LTC3833 BUCK电源控制器满足要求。合理选择开关频率、 开关管、 功率电感和输入输出电容规格， 确保BUCK变换器满足负载芯片用电要求。方案2： 使用商用直流电源为负载直接供电， 且输出电压纹波和噪声满足负载要求。两种电源供电方案应用场景不同， 方案2相较于方案1使用商用直流电源为BRXS2448RH供电， 可以直观显示出负载电源电流大小， 而且商用直流电源定期进行送检计量， 提供了一种较为准确、 可靠的获取负载电流大小的方法。但是方案2没有稳压模块参与负载端电压调节， 需要手动调节商用直流电源输出电压， 以补偿供电线缆和PCB电源平面至负载的压降。若不需要考查负载电流监测结果的准确性及可信度且要求系统便携时， 应选择供电方案1。

SRTP3整体电源架构如图 6 所示。由于0.9 V电源所需电流较大， 分别为BRXS2448RH和RXS1632使用独立的BUCK变换器提供0.9 V电源， 1.8 V电源则共用一个BUCK变换器提供。光模块接口、 8T49N242-999时钟生成器和LED状态指示灯共用一个BUCK变换器提供3.3 V电源。使用BUCK变换器将电源+5V_SB变换至3.3 V为以MCU为核心的控制电路供电。USB线缆插入后提供的5V电源使用LDO稳压器降压至3.3 V为FT4232桥接芯片供电。

1.10 电流监测模块设计

图 6 中电流监测模块用于实时监测负载电流， 评估负载功耗。图 7 为电流监测模块框图。精密检流电阻被串接在待测电源路径中， 当电流通过时， 在该电阻两端产生微小的压降， 经电流监测器接收放大后输出原始电压信号。原始电压信号与被测电流大小成正比， 经过调理电路， 将其大小调理到ADC的动态范围内。ADC使用MCU内置的ADC。在MCU内部将采集到的电压值转换成相应的电流值后， 经UART接口发送到上位机显示。

1.11 原理图和PCB设计

基于上述方案， 进行原理图和PCB设计。PCB使用松下MEGTRON6系列超低传输损耗板材， 型号为R-5775（G）。PCB设计考虑信号完整性和电源完整性， 确保SRIO接口速率可达12.500 0 Gbaud。SRTP3系统实物如图 8 所示。测试时， 将待测Gen3 SRIO交换芯片放置在测试插座内， 通过更换内部压块可分别适配RXS2448和BRXS2448RH。RXS1632焊接在PCB板上， 加装散热器和风扇制冷。当需要进行环回测试时， 对于光模块引出的SRIO端口， 可使用光模块环回器实现端口环回连接。对于使用SMA连接器引出的SRIO端口， 为了提高连接便捷性， 通过以下方式实现接口适配： 接收端使用SMA-SMP转接器进行物理接口转换， 将SMA接口转换为SMP接口； 发送端拧接SMA转SMP线缆实现与接收端互连。

2 测试系统功能和性能验证

首先， 对Gen3 SRIO交换芯片的参考时钟和电源进行测试， 确定是否满足Gen3 SRIO交换芯片运行要求； 再以RXS2448作为标准测试芯片， 验证SRTP3功能和性能是否满足测试需求。

2.1 参考时钟测试

MCU通过I2C总线配置8T49N242-999时钟生成器输出LVDS电平100 MHz和156.25 MHz时钟信号。使用示波器MSO70804C测量时钟生成器输出的时钟波形， 示波器探头带宽500 MHz， 最大采样率25 GS/s。100 MHz和156.25 MHz时钟电气参数测试结果如表 4 所示。

表 4 中， 100 MHz时钟差分电平为0.816 V_PP， 单端电压低电平为0.967 V、 高电平为1.384 V， 共模电压为1.175 V。156.25 MHz时钟差分电平为0.840 V_PP， 单端信号电压低电平为0.975 V， 高电平为1.384 V， 共模电压为1.179 V。满足BRXS2448RH和RXS1632对参考时钟电平的要求。

2.2 电源测试

使用示波器DHO804对BUCK变换器输出的0.9 V和1.8 V电源进行测试。设置示波器通道带宽为20 MHz， 探头衰减模式为1∶1。图 9 给出了BRXS2448RH供电电源测试结果。

如图 9（a） 所示， 示波器本底噪声最大值为1.082 2 mV_PP， 满足电源噪声测量要求。图 9（b） 为0.9 V电源测试结果， 电压大小约为0.904 2 mV， 交流噪声最大值为4.874 0 mV_PP， 满足VDD和VP对电源误差和交流噪声容限要求。1.8 V电源纹波测试结果如图 9（c） 所示， 测量得到1.8 V电压最小值为1.810 4 V， 最大值为1.817 4 V， 满足VPH电源误差要求。图 9（d） 为1.8 V电源交流噪声测试结果， 测得交流噪声最大值为7.122 6 mV_PP， 满足VPH交流噪声容限要求。测试结果表明： BUCK变换器输出的电源质量满足BRXS2448RH使用要求。同样对RXS1632的0.9 V供电电源进行了测试， 测试结果满足使用要求。

2.3 接口测试

使用拨码开关设置上电配置信号， 配置RXS2448和RXS1632以4x模式、 I2C主机， 12.5000 Gbaud速率工作。使用光模块环回器和线缆将芯片引出的发送和接收端口环回连接。RXS2448和RXS1632从各自EEPROM加载配置信息后启动。RXS1632 EEPROM中的配置信息将Port8和Port10的速率重写为6.2500 Gbaud， 并且使能Port4至Port14的输入、 输出端口。RXS2448 EEPROM中的配置信息将全部Port的输入、 输出端口使能。如图 10 所示， 通过RapidView软件查看RXS2448和RXS1632状态信息， 执行命令“co”打印芯片状态信息到终端。其中， Port表示端口号， Width表示端口宽度， Lane（s）表示端口内的通道， Speed表示端口速率， IDLE表示当前端口使用的IDLE序列， O/I En表示输入、 输出端口使能状态， Status表示端口处于PORT_OK或PORT_UNINIT状态。6.2500 Gbaud速率对应IDLE2序列， 12.5000 Gbaud速率对应IDLE3序列。测试结果表明： 通过JTAG接口， RapidView软件成功访问到RXS2448和RXS1632， 打印出的状态信息与目标配置一致， 测试系统支持12.5000 Gbaud通信速率。读取RXS2448寄存器“RIO_BOOT_CTL”的信息， 可以看到“BOOT_OK”字段为1， 表明RXS2448作为I2C主机已正确启动。

使用拨码开关配置RXS2448和RXS1632以I2C从机启动， MCU作为I2C主机。本文中MCU只将EEPROM中的固件信息读取并写入到RXS2448和RXS1632的Boot Loader Memory， 执行I2C启动过程。通过RapidView软件查看RXS2448和RXS1632已成功启动， “BOOT_CMPLT”字段为1， 表明MCU成功将该字段置1。上位机通过UART接口读取RXS2448“RIO_BOOT_CTL”寄存器信息进行对比， 结果如图11所示。可以看到最高字节为0x80， 即“BOOT_CMPLT”字段为1。测试结果表明： 在MCU控制下， RXS2448和RXS1632作为I2C从机可正确启动， 通过UART接口上位机可正确读取到指定器件寄存器信息。

2.4 电流监测模块测试

使用是德科技（KEYSIGHT）N6705C直流电源为RXS2448直接供电。程控电源1通道提供0.9 V电源， 电源模块型号为N6773A， 在20 Hz~20 MHz频段内输出电压纹波和噪声分别为20 mV_PP和3 mV RMS， 电流测量精度为±（0.15%+15 mA）。程控电源2通道提供1.8 V电源， 电源模块型号为N6752A， 在20 Hz~20 MHz频段内输出电压纹波和噪声分别为4.5 mV_PP和0.35 mV RMS， 电流测量精度为±（0.1%+4 mA）。RXS1632由BUCK变换器提供电源。使用光模块环回器和线缆将RXS2448的发送和接收端口环回连接， 电流监测模块试验系统如图 12 所示。

从1.250 0~12.500 0 Gbaud切换SRIO端口通信速率， 记录电流监测模块的测量结果， 并与程控电源电流监测结果进行对比， 电流监测结果如表 5 所示。测试结果表明： 随着通信速率的提高， 0.9 V电源电流和1.8 V电源电流均呈现增大趋势， 其中， 0.9 V电源电流增大程度较大， 与RXS2448数据手册中提供的电源电流变化趋势一致。若以N6705C直流电源电流监测结果作为准确值， 电流监测模块的0.9 V电源电流监测结果最大相对误差为1.20%， 1.8 V电源电流监测结果最大相对误差为0.58%。电流监测模块的测量精度可满足BRXS2448RH在系统级测试过程中功耗评估需求。

3 结　论

本文针对国产Gen3 SRIO交换芯片BRXS2448RH系统级测试需求， 设计了功能测试系统。将瑞萨电子RXS2448 Gen3 SRIO交换芯片作为标准测试对象， 对测试系统功能和性能进行了验证。验证结果表明： 测试系统满足BRXS2448RH功能测试需求。待BRXS2448RH回片并完成前序测试流程之后， 将使用本测试系统开展系统级测试。

参考文献

[1] SHIPPEN G. The rapidiO high-speed interc-onnect： a technical overview［J］. Electronics World & Wireless World， 2007， 113： 18-21.

[2] BAYMANI S， ALEXOPOULOS K， VALAT S. Exploring RapidIO technology within a DAQ system event building network［J］. IEEE Transactions on Nuclear Science， 2017， 64（9）： 2598-2605.

[3] 胡涛. 基于SRIO的多协议实时交换技术研究［D］. 杭州： 浙江大学， 2022.

[4] 裴养卫， 裴静静， 李孟华. 基于高速串行总线SRIO的雷达信号和数据处理平台［J］. 航空计算技术， 2023， 53（1）： 72-76.

[5] PEI Yangwei， PEI Jingjing， LI Menghua. Radar signal and data processing system based on high speed serial bus SRIO［J］. Aeronautical Computing Technique， 2023， 53（1）： 72-76. （in Chinese）

[6] 高业文. 一种机载RapidIO系统的国产化设计［J］. 航空计算技术， 2023， 53（3）： 107-111.

[7] GAO Yewen. A domestic design method of ariborne RapidIO system［J］. Aeronautical Computing Technique， 2023， 53（3）： 107-111. （in Chinese）

[8] 赵二虎， 吴济文， 查晶晶， 等. 基于ARM+DLP+SRIO的嵌入式智能计算系统研究［J］. 电子学报， 2021， 49（3）： 443-453.

[9] ZHAO Erhu， WU Jiwen， ZHA Jingjing， et al. Embedded AI computing system based on ARM+DLP+SRIO［J］. Acta Electronica Sinica， 2021， 49（3）： 443-453. （in Chinese）

[10] 王浩宇， 李雨航， 李龙杰， 等. 基于NRS1800的SRIO互连技术的研究与设计［J］. 机电产品开发与创新， 2021， 34（6）： 28-30.

[11] WANG Haoyu， LI Yuhang， LI Longjie， et al. Research and design of SRIO interconnection technology based on NRS1800［J］. Development & Innovation of Machinery & Electrical Products， 2021， 34（6）： 28-30. （in Chinese）

[12] JIA Q， WANG X. Research on high-speed communication technology between DSP and FPGA［C］//2016 7th IEEE Control and System Graduate Research Colloquium （ICSGRC）， 2016： 62-66.

[13] 吕鹏， 赵润卓， 王春燕， 等. 基于中标麒麟操作系统的SRIO路由设计与实现［J］. 无线电工程， 2021， 51（6）： 492-497.

[14] Peng LÜ， ZHAO Runzhuo， WANG Chunyan， et al. Design and implementation of SRIO routing based on NeoKylin system［J］. Radio Engineering， 2021， 51（6）： 492-497. （in Chinese）

[15] 曹朋朋， 田泽， 赵强， 等. SoC芯片中SRIO接口的FPGA验证平台设计验证［J］. 计算机技术与发展， 2016， 26（6）： 183-185.

[16] CAO Pengpeng， TIAN Ze， ZHAO Qiang， et al. Design and verification of SRIO in SoC based on FPGA［J］. Computer Technology and Development， 2016， 26（6）： 183-185. （in Chinese）

[17] 何健， 兰立奇， 唐顺晨. Synopsys的SRIO controller FPGA原型验证方法［J］. 单片机与嵌入式系统应用， 2023， 23（8）： 24-27.

[18] HE Jian， LAN Liqi， TANG Shunchen. Prototype verification method for synopsys SRIO controller FPGA［J］. Microcontrollers & Embedded Systems， 2023， 23（8）： 24-27. （in Chinese）

[19] AABERGE D， MOCKLER K， VAN DINH D， et al. Meeting the test challenges of the 1 Gbps parallel RapidIO/spl reg/interface with new automatic test equipment capabilities［C］//23rd IEEE VLSI Test Symposium （VTS'05）， 2005： 75-84.

[20] 李军求， 刘天照， 刘鹏. 基于ATE的高速RapidIO交换芯片测试方法［J］. 电子产品可靠性与环境试验， 2022， 40（2）： 87-92.

[21] LI Junqiu， LIU Tianzhao， LIU Peng. The test method of high-speed RapidIO switching chip based on ATE［J］. Electronic Product Reliability and Environmental Testing， 2022， 40（2）： 87-92. （in Chinese）

[22] BISWAS S， CORY B. An industrial study of system-level test［J］. IEEE Design & Test of Computers， 2012， 29（1）： 19-27.

[23] 朱新年， 陈曦， 杜忠华， 等. 基于STM32的某型主动防护控制系统设计［J］. 测试技术学报， 2020， 34（3）： 238-246.

[24] ZHU Xinnian， CHEN Xi， DU Zhonghua， et al. Design of an active protection control system based on STM32［J］. Journal of Test and Measurement Technology， 2020， 34（3）： 238-246. （in Chinese）

[25] DUAN S， HU J， ZHOU Y， et al. An SRIO bus-based implementation of a high-speed interface for satellite 5G［C］// 2023 4th International Conference on Information Science， Parallel and Distributed Systems （ISPDS）， 2023： 8-11.

[26] FANG L， ZHANG T， YE G， et al. Design of a high-speed infrared image processing platform based on the multi-core DSP and FPGA［C］ //2023 2nd International Conference on Artificial Intelligence and Computer Information Technology （AICIT）， 2023： 1-4.

[27] XU Z， WU P， ZHANG P， et al. A kind of integrated high-speed data interaction network based on SRIO used in constellation satellites system［C］//2022 4th International Conference on Frontiers Technology of Information and Computer （ICFTIC）， 2022： 532-536.