CMOS图像传感器列并行单斜式ADC回踢噪声自补偿方法

Self-Compensation Method for Kickback Noise of CMOS Image Sensor Column Parallel Ramp ADC

摘要

提出了一种用于CMOS图像传感器的列并行单斜式ADC（analog-to-digital converter）回踢噪声自补偿方法，有效抑制了量化比较器对高精度共享斜坡的回踢与串扰。为了消除原始节点的回踢噪声，通过检测列级斜坡信号的突变来补偿列间共享斜坡信号线的串扰，阻断噪声在共享斜坡信号线上的传输。采用本文提出的方法，基于55 nm 1P4M CMOS工艺，完成了3 072（H）×2 560（V）CMOS图像传感器芯片的设计与实验，该传感器实现了12位精度的列并行数字量化。当同时翻转100到1 000列时，在最坏的情况下，回踢噪声可以降低到1 LSB以下，并在不增加功耗和面积的情况下实现了自补偿。测量结果表明，该单斜式ADC工作频率为500 MHz，12位线性A/D转换的数字相关双采样行时间为4.6 μs，DNL控制在±0.48 LSB以内，INL不大于±4 LSB，信噪比高达71 dB。重要的是，每列的功耗仅为24 μW。

Abstract

A new CMOS image sensor column parallel ADC(analog-to-digital converter) circuit structure for suppressing the kickback noise of the single slope comparators is proposed in this paper. In order to suppress the kickback noise of the original node, the crosstalk of the shared ramp reference is compensated by detecting the column ramp signal jumping, and the transmission of the noise on the shared reference line is blocked. The proposed approach has been verified and experimented in a 3 072(H) × 2 560(V) CMOS image sensor based on 55 nm 1P4M CMOS process, and the sensor achieves 12 bit precision column parallel digital quantization. When 100 to 1 000 columns are flipped simultaneously, the kickback noise can be reduced to less than 1LSB and compensated quickly without additional power consumption and area in the worst case. The measurement results show that the single slope ADC can be operated at 500 MHz and achieved 4.6 μs digital correlated double sampling row time for a 12 bit linear A/D conversion, the DNL is controlled within ±0.48 LSB, the INL is not more than ±4 LSB, and the SNR is up to 71 dB. It is important that the power consumption of each column is only 24 μW.

Graphical abstract

关键词

CMOS图像传感器 / 单斜式ADC / 回踢噪声

Key words

CMOS image sensor / single slope ADC / kickback noise

0　 引 言

图像传感器是图像处理和视频系统的前端核心设备。近年来，随着CMOS技术的飞速发展，CMOS图像传感器也呈现出良好的发展趋势。随着对高帧率、高动态范围和高信噪比CMOS图像传感器的迫切需求，CMOS图像传感器中的ADC(analog-to-digital converter)已成为设计的瓶颈之一^[1~6]。

单斜式ADC为CMOS图像传感器中最流行的结构，尤其是在大型阵列中，因为它在处理节点阶跃和线性方面简单方便^[7，8]。传统的单斜率ADC存在较大的计数速度限制，这导致了列并行闪存中TDC插值和列SAR ADC的改进^[9，10]。应用于CMOS图像传感器的ADC主要存在随机噪声和固定图形噪声。对于以热噪声为代表的随机噪声，由于这类噪声属于集成电路中常见的噪声，解决方法相对来说比较成熟，比如可以通过前级增益级进行衰减；对于以失调和失配为代表的固定图形噪声，可以通过失调存储或相关双采样技术予以消除。而回踢噪声作为CMOS图像传感器列级单斜式ADC所特有的噪声，对图像传感器输出特性影响比较明显，尤其是当面阵规模增大时，该问题会更加突出。

应该注意的是，平行结构通过比较器的电荷回踢在斜坡基准上的随机瞬态效应导致光电响应的非线性问题^[11~13]。文献[14]提出了一种动态偏置电流方法来抑制噪声，但这种方法会在每列引入面积损耗和电流功耗，这不利于低功耗和大规模设计。文献[15]提出了一种新的斜坡信号生成架构，以降低功耗和斜坡信号的波形失真。由于使用小尺寸组件，列之间的斜坡信号增益的偏差可以通过相邻斜坡信号线的低阻抗互联来减小。尽管相邻的两列可能是一致的，但由于电流源和电容之间的不匹配，多列之间的差异可能会增加。减小回踢噪声的方法之一是消除寄生反弹电容的波动，保持斜坡上的负载恒定。文献[16]使用的可变尾部偏置电流结构由具有高漏极线电压的静态误差放大器控制。然而，这种技术需要更多的能量来保持比较器中的次级高带宽误差放大器环路，增加了列电路的复杂性和面积。以上文献对列并行ADC中的回踢噪声抑制技术进行了研究，并取得了一定的进展。但是，考虑到列级读出电路数量庞大和版图列宽的限制，这些现有的方法在功耗、芯片面积和线性误差参数方面都没有达到双赢的效果，特别是当大阵列CMOS图像传感器同时翻转数千列时，效率很低。

本文针对上述问题，提出了一种回踢噪声自补偿方法,对每列中产生回踢噪声的电路节点采用自适应补偿机制，消除每个回踢噪声引起的电压变化，在原始节点处抑制回踢噪声，并且使噪声在共享斜坡参考线上的传输被阻断。因此，实现了一种低线性误差、低功耗、抗回踢噪声的单斜式ADC，在其他列的回踢噪声很差的情况下，提高了单列ADC的信噪比。新结构已经在基于55 nm 1P4M CMOS工艺的3 072（H）×2 560（V）CMOS图像传感器上得到了验证。

1　 单斜式ADC回踢噪声分析

在超大阵列CMOS图像传感器的设计中，通常采用面积和功耗优化的列级单斜式ADC。其中，斜坡参考电压线的共享特性为任何干扰传播到连续列的比较器电平创造了条件^[17]。图1给出了包含非理想因素的列并行单斜式ADC架构。回踢噪声主要来自耦合到斜坡电压节点的差分对寄生电容C_pk1和C_pk2。电荷干扰与分布电压的C_pk、差分对带宽、采样电容C_S、寄生电阻R_P和寄生电容C_P有关。当任何列比较器翻转时，共享斜坡电压参考线和采样电压线将分别产生回踢噪声。但是，由于采样电压线相互独立，系统不会受到影响。当任何列级比较器在共享斜坡参考线上产生噪声电荷时，它与相邻比较器耦合，这可能导致雪崩链式反应。如果要转换的电压稍有不同，那么中央比较器中的一个脉冲将导致相邻的错误触发。例如，当第k列比较器的输出翻转时，V_{\mathrm{o}\mathrm{u}{\mathrm{t}}_k}信号将跳转，这将导致斜坡电压信号V_ramp噪声。虽然噪声会在一段时间后被吸收，但当其他列的采样信号接近第k列的采样信号时，会出现错误翻转，从而导致斜坡ADC产生非线性噪声。瞬态阻尼系数k取决于斜坡斜率和比较器偏移方差σV_OS，回踢噪声V_kickback可表示为

V_{\mathrm{k}\mathrm{i}\mathrm{c}\mathrm{k}\mathrm{b}\mathrm{a}\mathrm{c}\mathrm{k}}=\mathrm{\Delta }{V}_{\mathrm{o}\mathrm{u}\mathrm{t}}\cdot k\cdot N{C}_{\mathrm{P}}/C_{\mathrm{r}\mathrm{a}\mathrm{m}\mathrm{p}}（1）

k=\mathrm{1}-\frac{\mathrm{1}/\partial V_{ramp}}{\partial t/\sigma V_{OS}}（2）

其中,\mathrm{\Delta }V_out为比较器输出的跳变量，C_ramp（pF）为斜坡信号线的总电容。显然，如果通过加宽公共斜坡电压参考线的线宽来减小寄生电阻器R_P，则斜坡节点处充电或放电所需的额外能量将由寄生电容C_P的增加引起。有多种方法来降低连续时间比较器的回踢噪声，交叉耦合中和等效技术是最常见的方法^[18，19]。然而，这些技术不适用于列并行读出电路。

2　 本文的方法

列级单斜式ADC由于面积和功耗的优势，适合于在CMOS图像传感器列级量化中集成，但是根据上述分析，该结构存在全局的共用斜坡参考信号，列级量化过程中的比较器翻转会产生明显的回踢噪声，该噪声的根源是列级比较器翻转时由于耦合电容的存在，会抽取共用斜坡参考信号线上的电荷，同时由于共用斜坡参考信号线上存在寄生电阻，因此导致共用斜坡参考信号线上的电压会有所下降，本文针对这一问题，采用的解决方法是根据比较器翻转抽取共用斜坡参考信号线上电荷同时同步从电源补偿相应的电荷，为了确保补偿的精度，引入负反馈的检测机制，相比于现有文献的方法，本文提出的方法在列级内部实现了精准补偿，将回踢噪声消除在原始节点，不影响面阵规模的增大。

本文提出的补偿方法可以在电路运行过程中自动校正，属于模拟领域的背景校准和片上校准方法。图2为具有回踢噪声自补偿（anti-kickback noise,AKN）的列并行ADC系统架构。根据上述分析，本文提出的结构隔离了单列的回踢噪声源头，使噪声不会传播到共享斜坡信号线。核心思想是自动检测比较器的翻转状态，基于电压传输关系实现补偿机制。该AKN电路由感测电阻（R_S）、运算放大器和回踢噪声限制晶体管（M_A）组成。通过在共享斜坡线和列比较器输入之间实现AKN电路，可以很容易地建立回踢噪声补偿列ADC。如图2所示，传感电阻器R_S用于检测列级电压的突变状态，经过运算放大器放大后，使用回踢噪声限制晶体管M_A快速补偿跳变干扰。

串扰主要来自M₁漏极到栅极的电压跳变，这与C_pk1和C_P的电容值有关。当斜坡电压超过V_A时，M₁漏极电压将从电源电压跳变到0左右。M₁栅极电压和电荷的变化可简化为

\mathrm{\Delta }V=V_{\mathrm{D}\mathrm{D}}\cdot \frac{C_{\mathrm{p}\mathrm{k}\mathrm{1}}}{C_{\mathrm{p}\mathrm{k}\mathrm{1}}+C_{\mathrm{P}}}（3）

\mathrm{\Delta }Q(-)=V_{\mathrm{D}\mathrm{D}}\cdot \frac{C_{\mathrm{p}\mathrm{k}\mathrm{1}}}{C_{\mathrm{p}\mathrm{k}\mathrm{1}}+C_{\mathrm{P}}}\cdot C_{\mathrm{P}}（4）

其中，\mathrm{\Delta }V（V）为M1管栅极电压的变化量；V_DD（V）为电源电压；\mathrm{\Delta }Q(-)（C）为M1管栅极的电荷变化量。本文提出的方法是用晶体管M_A补偿电荷的变化量，利用R_S检测到的瞬态电压放大细节补偿量，控制M_A晶体管的充电电流，在要求的时间t内补偿电荷总量。假设A是运算放大器的增益，g_{m\_{\mathrm{M}}_{\mathrm{A}}}（S）是M_A晶体管的电压-电流转换系数，则电荷补偿量\mathrm{\Delta }Q(+)（C）,可以由下式得到

\mathrm{\Delta }Q(+)={\int }_{\mathrm{0}}^{\mathrm{t}}\mathrm{\Delta }V(t)\cdot A\cdot g_{m\_{\mathrm{M}}_{\mathrm{A}}}（5）

\mathrm{\Delta }Q(+)=\mathrm{\Delta }Q(-)（6）

为了快速检测由于回踢噪声产生的瞬态电流变化，本文采用了普通的单级运放设计，使单级运放的电流小于5 μA，与同类校正电路相比，降低了电路的功耗和硬件开销。在7.5 μm列宽的限制下，读出电路的总版图高度达到毫米级。本文增加的AKN电路的版图高度小于50 μm，使得读出电路的面积增加不到5%，整个芯片（包括阵列）的面积增加不到0.1%。

与传统的单斜式ADC相比，正常模式下AKN电路的关键区别在于增加了串联电阻R_S，如图3（a）所示。由于列比较器输入端的寄生电容比共享斜坡线的寄生电容小得多，如果R_S低于设定值，该设定不会影响列比较器输入端斜坡的阻抗，则正常模式下斜坡的传递函数将与原始模式相同。因此，通过选择适当的R_S和运算放大器增益，AKN电路在正常模式下对斜坡几乎没有影响。

如图3（b）所示，当R_S的两个端子之间存在感应压降的回踢噪声时，AKN进入异常模式。在此模式下，电阻R_S感应回踢噪声并将其转换为放大的电压信号，以便激活限制晶体管M_A并产生补偿电流以抑制回踢噪声，直到电压降恢复到正常状态，M_A才会关闭，AKN才会返回正常模式。因此，每列的AKN电路将自动检测从共享斜坡线传输到每列的信号突变，并实现自补偿机制，以确保回踢噪声不会传输到共享斜坡信号线。由于单斜式ADC的特点，回踢噪声总是会下降，因此快速充电是主要的补偿方法。

本文研究的回踢噪声对列级ADC的影响主要包含两方面：一方面是直流特性，对线性度影响很大，存在明显随列级处理电路几何增加的DNL(differential nonlinearity)和INL(integral nonlinearity)衰减问题；另一方面是交流特性，运放引入的噪声会影响列级ADC的信噪比。由于每列运放的增益一致性要求不高，本文采用单级放大器可以很容易地降低运放引入的噪声，最终使整个电路的信噪比提高。

3　 测试与分析

为了进一步验证本文提出方法的可行性，基于55 nm 1P4M CMOS工艺，完成了3 072（H）×2 560（V）、7.5 μm列宽CMOS图像传感器芯片的整体设计与流片测试验证，验证了列并行单斜式ADC斜坡回踢噪声的自补偿方法。如图4所示，芯片设计由3 136（H）×2 624（V）像素阵列组成，像素尺寸为7.5 μm×7.5 μm，有效像素阵列为3 072（H）×2 560（V）。芯片中的列级ADC采用本文提出的自补偿技术。所设计的传感器采用模拟和数字多级相关双采样技术，降低了列固定模式噪声，行读出时间仅为4.6 μs。共有2 560列相同的12位ADC结构，使用21路LVDS输出，包括20路数据输出和一路时钟输出。片上SPI通过FPGA配置在测试板上，可以实现对模拟量输入和数字量输出的精确控制，完成ADC的独立测试。传感器的光电性能完成了基于EMV1288的关键参数测试。

图4显示了集成CIS进行测试的设计评估板。测试板分为左传感器板和右驱动板。驱动板为传感器提供3.3 V模拟电源和1.2 V数字电源以及25 MHz主时钟、复位和启动控制信号，其中用于斜坡的500 MHz时钟信号由内部锁相环产生。其他参数如曝光时间和可编程增益由SPI配置编程。

为了研究不同列同时翻转时共享斜坡参考电压线的干扰，本文采用了均匀光输入和CIS芯片结构。分别对补偿前后的100/200/500/1 000列进行模拟和验证，如图5所示，其中图5（a）是同时翻转的100列的验证曲线。从图5（a）可以看出，100列同时翻转产生的回踢噪声达到14.167 mV，校正后可控制在0.019 mV以下。同时翻转的200/500/1 000列达到数十毫伏，并且在图5（b）、（c）和（d）中进行补偿后，也可以衰减到小于0.1 mV。

为了观察不同列同时翻转产生的噪声，本文特别设计了传感器的输入灰度卡，将同一灰度值从一列设置为1 000列，并观察同一灰度输入下实际输出值的变化。图6显示了当不同数量的列比较器同时翻转时，有/无AKN的回踢噪声。本文对所提出的方法进行了有针对性的实验，主要的思想是对列级ADC的翻转列数进行控制，在仿真验证中的步骤为：1） 设置100/200/500/1 000列像素的激励源为相同条件，其余列信号应大于所设置列，确保在理想情况下其余列的比较器翻转应滞后于所设置列；2） 确认所设置的100/200/500/1 000列列级模拟采样端的信号一致；3） 在理想情况下，验证所设置的100/200/500/1 000列应该是同一时刻翻转；4） 当加入寄生参数后，验证所设置的100/200/500/1 000列翻转时，其余列的误翻转情况，根据误翻转的时刻，计算出回踢噪声的值。

从图5可以看出，在最坏的情况下，当1 000列同时翻转时，回踢噪声高达50 mV左右。然而，在建议的补偿后，噪声可以被抑制到0.1 mV。电路设计的仿真结果和55 nm CMOS工艺芯片输出的实验结果证明了所提出的回踢噪声补偿方法的可行性。通过采用回踢噪声补偿技术，在所有情况下都能很好地保证共享斜坡电压，最坏的情况可以降低到1 LSB以下，具有12位转换精度。

从目前国内外CMOS图像传感器ADC的主流设计与研究方向分析，单斜式仍是最优化的结构设计，但是随着高清摄像对高分辨率的追求，列级数量的增加使回踢噪声的问题亟待解决，本文提出的方法通过设计实现与实验验证，可以很好地解决该问题。同时，该方法不仅对CMOS图像传感器中各种斜坡ADC性能的提升提供了全新的思路，而且对于高精度集成电路设计中的回踢噪声分析与抑制方法有一定的技术支撑。

最后，表1显示了本文与其他参考文献之间性能参数的比较。可以看出，该方法在微分非线性和功耗方面具有良好的优势。这项工作不仅改善了多列ADC的静态误差特性，DNL控制在±0.48 LSB以内，INL不超过±4 LSB。此外，在217 ksps（kilo samples per second）的采样率下，其动态信噪比高达71 dB，优于其他参考文献。值得一提的是，整个电路每列的平均功耗仅为24 μW。通过对测试结果的分析，本文提出的自补偿技术可以在列级内部实现回踢噪声消除，而不会将回踢噪声传输到共享信号线，降低传感器的读出噪声。另一方面，通过对回踢噪声的快速补偿和恢复，解决了单列信号处理的线性问题，提高了单斜坡ADC的静态和动态性能。

4　 结 语

本文提出了一种适用于CMOS图像传感器中单斜式ADC回踢噪声的自适应补偿方法。通过每个列的采样电阻、电压放大器和补偿电路，有效地抑制了列比较器和共享斜坡电压线之间回踢噪声的传播。验证了3 072（H）×2 560（V）CMOS图像传感器的两列间距为7.5 μm的电路设计。测量结果表明，当同时翻转多达1 000列时，所提出的方法仍然可以将回踢噪声降低到1 LSB以下。在12位分辨率、采样率为217 ksps情况下，DNL控制在±0.48 LSB范围内，INL不超过±4 LSB，信噪比高达71 dB。此外，每列电路的功耗仅为24 μW。由此可见，本文的研究成果为低噪声、高速、高精度CMOS图像传感器的设计提供了一种有效的解决方案。

参考文献

[1] 李闯泽， 韩本光， 何杰， 等. 一种用于CMOS图像传感器的高精度抗辐射自适应斜坡产生电路设计［J］. 武汉大学学报（理学版）， 2020， 66（3）： 304-314. DOI：10.14188/j.1671-8836.2019.0055 .

[2] LI C Z， HAN B G， HE J， et al. Design of high precision radiation-hardened adaptive ramp generator circuit for CMOS image sensor［J］. Journal of Wuhan University （Natural Science Edition）， 2020， 66（3）： 304-314. DOI：10.14188/j.1671-8836.2019.0055（Ch ）.

[3] PARK H， YU C Z， KIM H， et al. Low power CMOS image sensors using two step single slope ADC with bandwidth-limited comparators & voltage range extended ramp generator for battery-limited application ［J］. IEEE Sensors Journal， 2020， 20（6）： 2831-2838. DOI：10.1109/JSEN.2019.2957043 .

[4] ZHANG Q H， NING N， LI J， et al. A 12-bit column-parallel two-step single-slope ADC with a foreground calibration for CMOS image sensors ［J］. IEEE Access， 2020， 8： 172467-172480. DOI：10.1109/ACCESS.2020.3025153 .

[5] KIM H J. 11-bit column-parallel single-slope ADC with first-step half-reference ramping scheme for high-speed CMOS image sensors ［J］. IEEE Journal of Solid⁃State Circuits， 2021， 56（7）： 2132-2141. DOI：10.1109/JSSC.2021.3059909 .

[6] WANG J Y， LIU S B， SHEN Y， et al. Low-power single-ended SAR ADC using symmetrical DAC switching for image sensors with passive CDS and PGA technique［J］. IEEE Transactions on Circuits and Systems I： Regular Papers， 2018， 65（8）： 2378-2388. DOI：10.1109/TCSI.2018.2794465 .

[7] 唐枋， 唐建国. 用于CMOS图像传感器的12位低功耗单斜坡模数转换器设计［J］. 电子学报， 2013， 41（2）： 352-356. DOI: 10.3969/j.issn.0372-2112.2013.02.023 .

[8] TANG F， TANG J G. 12bit low power single slope ADC design for CMOS image sensor ［J］. Acta Electronica Sinica， 2013， 41（2）： 352-356 （Ch） . DOI: 10.3969/j.issn.0372-2112.2013.02.023 .

[9] KIM M K， HONG S K， KWON O K. An area-efficient and low-power 12-b SAR/single-slope ADC without calibration method for CMOS image sensors ［J］. IEEE Transactions on Electron Devices， 2016， 63（9）： 3599-3604. DOI：10.1109/TED.2016.2587721 .

[10] HAGIHARA Y， KOYAMA Y， YAMAZAKI S， et al. 12-bit column-parallel single-slope ADCs with operation-period-reduced time-to-digital converters for CMOS image sensors ［C］//2017 International Image Sensor Workshop. Hiroshima： Internatinal Image Sensor Socity， 2017：344-347.

[11] XIE S， THEUWISSEN A. A 10 bit 5 MS/s column SAR ADC with digital error correction for CMOS image sensors［J］. IEEE Transactions on Circuits and Systems Ⅱ： Express Briefs， 2020， 67（6）： 984-988. DOI：10.1109/TCSII.2019.2928204 .

[12] XIA X Z， YE M， HE J J， et al. A novel TDC/ADC hybrid reconstruction ROIC for LiDAR ［J］. IEICE Electronics Express， 2019， 16（3）： 20181076. DOI：10.1587/elex.16.20181076 .

[13] LEVSKI D， WÄNY M， CHOUBEY B. Ramp noise projection in CMOS image sensor single-slope ADCs［J］. IEEE Transactions on Circuits and Systems I： Regular Papers， 2017， 64（6）： 1380-1389. DOI：10.1109/TCSI.2017.2662950 .

[14] MENG X Y， ZHANG Y C， LIU S L， et al. Low power readout circuit for 384 × 288 uncooled IRFPA with novel readout stage ［C］//2012 IEEE International Conference on Electron Devices and Solid State Circuit. New York： IEEE Press， 2012： 1-3. DOI：10.1109/EDSSC.2012.6482835 .

[15] WANG F， THEUWISSEN A. Linearity analysis of a CMOS image sensor ［J］. Electronic Imaging， 2017， 29（11）： 84-90. DOI：10.2352/issn.2470-1173.2017.11.imse-191 .

[16] LEVSKI D， WÄNY M， CHOUBEY B. A 1-μs ramp time 12-bit column-parallel flash TDC-interpolated single-slope ADC with digital delay-element calibration［J］. IEEE Transactions on Circuits and Systems Ⅰ： Regular Papers， 2019， 66（1）： 54-67. DOI：10.1109/TCSI.2018.2846592 .

[17] IMAI K， YASUTOMI K， KAGAWA K， et al. A distributed ramp signal generator of column-parallel single-slope ADCs for CMOS image sensors［J］. IEICE Electronics Express， 2012， 9（24）： 1893-1899. DOI：10.1587/elex.9.1893 .

[18] MEYNANTS G， WOLFS B， BOGAERTS J， et al. A 47 M pixel 36.4 × 27.6 mm² 30 fps global shutter image sensor ［C］//2017 International Image Sensor Workshop. Hiroshima： Internatinal Image Sensor Socity， 2017：410-413.

[19] GUO Z J， ZHANG Q， JING K. Offset-free column buffer for CMOS image sensor ［C］//2019 IEEE International Conference on Electron Devices and Solid⁃State Circuits. New York： IEEE Press， 2019： 1-2. DOI：10.1109/EDSSC.2019.8754056 .

[20] FIGUEIREDO P M， VITAL J C. Kickback noise reduction techniques for CMOS latched comparators ［J］. IEEE Transactions on Circuits and Systems Ⅱ： Express Briefs， 2006， 53（7）： 541-545. DOI：10.1109/TCSII.2006.875308 .

[21] SHINO O， REZAEII A B， MORADI T. High-speed low-kickback-noise accurate comparators based on preamplifier-latch topology ［C］// 2014 22nd Iranian Conference on Electrical Engineering （ICEE）. New York： IEEE Press， 2014： 209-214. DOI：10.1109/IranianCEE.2014.6999534 .

基金资助

国家自然科学基金面上项目(62171367)

陕西省创新能力支撑计划(2020KRM164)

陕西省创新能力支撑计划(2022TD-39)

陕西省科技厅重点研发项目计划(2021GY-060)

陕西省教育厅科学研究计划(19JC029)