0.15～5.8 GHz超宽带多功能锁相环设计

摘要

为满足通信基站、雷达等系统对于高频谱纯度本振信号的需求，基于130 nm SiGe BiCMOS工艺设计并实现了一款超宽带、多功能的锁相环（phase-locked loop, PLL）芯片，并结合芯片的应用设计了片外测试电路系统. PLL芯片内部的数控电荷泵（charge pump, CP）可以通过CP电流控制，实现对环路带宽和系统功耗等重要指标的调节.宽带可切换分频器在反馈回路中对片外不同工作频段和性能特点的压控振荡器（voltage controlled oscillator, VCO）输出的基波信号进行分频，实现1～5.8 GHz范围内基波信号的锁定输出.同时片内集成独立分频系统对VCO输出基波信号实现了1/2/4/8/16分频，覆盖了基波信号频段以下0.15～1 GHz范围的低频信号的输出，进一步拓展锁定带宽.对该锁相环芯片进行流片测试表明，基波2.4 GHz输出时，环路带宽内100 kHz处相位噪声为-105.8 dBc/Hz，参考杂散抑制-86.12 dBc.芯片在3.3V供电下，最高鉴相频率可达75 MHz，可在-55～85℃之间正常工作，提供高频谱纯度的本振信号.

关键词

锁相环 / 带宽 / 电荷泵 / 相位噪声