低功耗高电源抑制比的锁频环型片上RC振荡器

摘要

本文提出了一种基于惠斯顿电桥的锁频环型片上阻容（RC）振荡器，其主要由惠斯顿电桥、误差放大器、压控振荡器（voltage-controlled oscillator, VCO）、无交叠时钟生成电路以及低压差线性稳压器（low-dropout linear regulator, LDO）等组成.采用惠斯顿电桥通过阻容充放电形式实现VCO输出信号的频率-电压转换；与常规方法相比，惠斯顿电桥节省了芯片面积并提高了频率稳定性.采用LDO为锁频环路核心模块提供稳定电源，有效提升了振荡器的电源抑制能力.采用高阈值MOS管所构成的反相器级联环形振荡器构成VCO；通过将其供电电压设置为低于反相器中N/PMOS阈值电压之和的方式，有效地避免了N/PMOS同时导通而极大地降低了VCO功耗.完成了振荡器的工作原理分析、锁频环小信号模型建模分析及各模块的电路设计；采用CSMC 180 nm BCD工艺完成了流片验证和测试.测试结果表明，在锁频环作用下VCO锁定振荡于1.98 MHz频率而偏离目标频率1%；当电源电压为（4±1.5） V时，其电源灵敏度（line sensitivity）不超过200×10^-6/V；在-20～100℃温度范围内，频率温漂不超过3%，对应250×10^-6/℃；工作电流仅11.26μA.与同类设计相比，本文所述锁频环型片上RC振荡器具有较低功耗、较高电源抑制能力和较为优良的品质因数（FoM）.

关键词

RC振荡器 / 锁频环 / 惠斯顿电桥

基金资助

国家自然科学基金资助项目（62371136）; 福建省工业引导性（重点）项目（2024H0006）