基于二元决策图重排序优化的忆阻逻辑综合框架

摘要

为了改善在基于路径的忆阻逻辑计算框架中，将二元决策图（Binary Decision Diagrams,BDD）映射至忆阻交叉阵列时硬件开销过大的问题，提出一种基于BDD重排序优化的忆阻逻辑综合框架。该框架首创性地将自适应重启遗传算法（Adaptive Restart Genetic Algorithm,ARGA）用于BDD变量顺序优化，通过ARGA生成更适配忆阻交叉阵列的BDD结构，而ARGA中内置的自适应重启机制可保障BDD变量顺序优化的高效性，进而优化映射后阵列的行列数，有效减少硬件面积。对17个基准电路进行评估，实验结果表明，与改进前的忆阻逻辑框架相比，所提方法实现15%的阵列面积减少，并降低26%的运行能耗和12%的时延。且与COMPACT、CONTRA类型忆阻逻辑框架相比，运行能耗降低3～4个数量级，时延分别降低80%和97%。通过BDD结构与忆阻阵列映射约束的协同优化，为提升忆阻逻辑电路的综合效率提供了有效途径。

关键词

内存计算 / 忆阻器 / 二元决策图 / 遗传算法 / 逻辑综合

基金资助

国家自然科学基金项目(62374047,62174038); 计算机体系结构国家重点实验室开放课题(CLQ 202407)