集成双输入缓冲前端的4 GS/s 13位TI-Pipelined-SAR ADC

摘要

随着转换速率的提升，采样前端逐渐成为限制高速高精度模数转换器（ADC）性能的瓶颈。该文基于16 nm FinFET工艺设计了一款集成双输入缓冲前端的4 GS/s 13位时间交织-流水线逐次逼近型（TI-Pipelined-SAR） ADC。为降低多通道开关之间的串扰和通道内的回踢，提出了一种双输入缓冲前端结构；并采用通道间校准算法修正该结构引入的额外直流失调和增益失配。为提升采样速率，还提出了一种全CMOS快速导通的栅压自举采样电路。测试结果表明，该ADC在500 MHz输入信号频率下，实现了74.1 dBc的无杂散动态范围，信噪失真比达到了59.6 dB。

关键词

模数转换器 / 输入缓冲前端 / 校准算法 / 栅压自举采样电路