应用于CMOS图像传感器的12 bit全局共用型列级SAR ADC

摘要

针对传统逐次逼近型模数转换器（SAR ADC）在CMOS图像传感器列级读出电路中的面积和功耗突出问题，提出一种面向大阵列的全局共用DAC型高速SAR ADC。该结构基于多列共用核心DAC的思想，将传统列级SAR ADC中面积需求最大的电容阵列DAC提取出来，采用不同权重的DAC信号，建立一个全局共用型DAC并采用多路选择加法器替代了传统的多列复用技术。该方法将每列SAR ADC简化后仅需要比较器、多路选择加法器以及部分数字逻辑，在保证SAR ADC的速度及精度优势的同时大幅度减小了其面积需求。基于55nm 1P4M CMOS工艺对所提出的方法进行了详细的电路设计和仿真验证，在模拟电压为3.3 V、数字电压为1.2 V、时钟频率为120 MHz、输入信号范围为1.6 V的情况下，设计实现的12-bit SAR ADC的静态参数DNL(differential nonlinearity)为-0.8/0.8 LSB,INL(integral nonlinearity)为-1.4/0.4 LSB，信噪失真比（SNR）达到68.24 dB，有效位数为11.02 bit，面积为10μm×350μm，功耗为264μW。相比现有的SAR ADC，在保证SAR ADC高速、高精度的同时，也使ADC面积需求大幅度减小，为SAR ADC在高速CMOS图像传感器的列级读出电路中的应用提供了理论支撑。

关键词

CMOS图像传感器 / 列级ADC / SAR ADC / 全并行 / 全局共用