一种具有两层堆叠的LDMOS结构

摘要

为了缓解LDMOS中比导通电阻与击穿电压之间的矛盾关系,提出了一种具有2层堆叠结构的LDMOS器件。该结构由2个独立的LDMOS器件堆叠形成,因而在此器件导通时,2个LDMOS的漂移区形成了2条电流路径,且由于上层LDMOS的衬底能够将2条电流路径隔离,从而使得2条路径上的电流独立工作而不互相干扰,进而提高器件的导通电流。另外,上层LDMOS的漂移区能够同时被其衬底以及内部的P埋层和P浮空层耗尽,下层LDMOS的漂移区也能同时被上下两层LDMOS的衬底耗尽,于是上下两层LDMOS的漂移区浓度得到了较大提升,两层堆叠LDMOS器件的比导通电阻也获得了改善。在上下两层LDMOS的界面处分别引入P-top区和N-top区,可有效降低下层LDMOS漏源附近高的电场强度,从而防止其在这两端提前发生击穿现象,继而提高了两层堆叠LDMOS器件的击穿电压。使用半导体二维仿真软件对器件的结构参数进行模拟验证。结果表明,两层堆叠LDMOS的击穿电压为356V,比导通电阻为13.56mΩ·cm²,与常规LDMOS相比,分别改善了26.2%和71.6%。

关键词

两层堆叠 / 击穿电压 / 比导通电阻 / LDMOS / 2条电流路径